「Multiplication」を含む例文一覧(2237)
＜前へ 1 2 .... 25 26 27 28 29 30 31 32 33 .... 44 45 次へ＞- Also, the Montgomery multiplication algorithm is improved by applying the principle of non-restoring method that is common in division so that the results of mathematical operation are determined definitely without being based on the results in the middle of operation.
また除算で一般的な引き放し法の原理を応用してモンゴメリ乗算アルゴリズムを改良し、演算の途中結果によらずに確定的に演算結果が決まるようにする。 - 特許庁 - Then, a post-noise cancellation signal outputted from the noise cancellation circuit 13 is multiplied by the reference signal by a multiplication part 15, so that an RF signal can be converted into a base band signal.
そして、乗算部１５において、ノイズキャンセル回路部１３から出力されたノイズキャンセル後の信号に基準信号が乗算されることで、ＲＦ信号がベースバンド信号に変換される。 - 特許庁 - In a combining part 60, a multiplying part 62 weights the digital received signals 300 with a reception weight vector signal 312 to generate a multiplication signal 350, and an adding part 64 adds them.
合成部６０は、乗算部６２において、デジタル受信信号３００を受信ウエイトベクトル信号３１２で重み付けして乗算信号３５０を生成し、これらを加算部６４で加算する。 - 特許庁 - To avoid generation of a failure such as sound cut by realizing high speed processing of music generation by reducing frequencies of multiplication processing in the case of performing noise reduction and volume control.
ノイズ低減や音量制御を行う際の乗算処理の回数を削減して楽音発生の高速処理を実現することにより、音切れなどの不具合が発生しないようにする。 - 特許庁 - In a buffer group, lane data is temporarily stored in buffers FF0 to FF12 whose number is made by multiplying a value one smaller than the number of lanes (M) by the number of buffer stages (N) per lane, and adding one to a multiplication result.
バッファ群はレーン数Ｍから１減じた値にレーン当りのバッファ段数Ｎを乗じ、その値に１を加えた個数だけのバッファＦＦ0〜ＦＦ12は、レーンデータを一時的に格納する。 - 特許庁 - A value obtained by adding a preset fixed time To to a multiplication of the polishing time ratio r(N-1) by the standard polishing time tsN of the N-th lot is the optimum polishing time toN.
研磨時間比率ｒ（Ｎ−１）にＮロット目の標準研磨時間ｔｓＮを乗じた結果に予め設定した固定時間Ｔｐを加算した値が最適研磨時間ｔｏＮである。 - 特許庁 - When a multiplication or division mathematical expression is inputted, its answer, two numerals in the mathematical expression, and zero are so arranged at the display part 9 so that the rates become equal to each other.
また乗算や除算の算式を入力すると、その答と、上記算式中の２個の数値と、壱とを、表示部９に上記比率同士が等しくなるように配置する。 - 特許庁 - The circuit 17 outputs data which instruct the multiplication for an operator 22, converts the output of the latch 15 into luminance control data and outputs the data to the operator 22.
演算量制御回路１７は、演算器２２へ乗算を指示するデータを出力すると共に、ラッチ１５の出力を輝度制御データに変換して演算器２２へ出力する。 - 特許庁 - The 90° phase-shifting device is equipped with a signal source 11, a variable-phase shifter 21 which can be varied in phase-shifting rotation through phase-shifting control signals 51, two-multiplication circuits 31 and 32, and a 90° phase comparator 41.
信号源１１と、移相制御信号５１により移相回転量が可変の可変移相器２１と、２逓倍回路３１，３２と、９０度位相比較器４１とを備える。 - 特許庁 - Also, the Montgomery multiplication algorithm is improved by applying the principle of non-restoring method that is general in division, and the result of mathematical operation is decided definitely without being based on the result in the middle of operation.
また除算で一般的な引き放し法の原理を応用してモンゴメリ乗算アルゴリズムを改良し、演算の途中結果によらずに確定的に演算結果が決まるようにする。 - 特許庁 - To provide a multiplying device which reduces a data storing area vainly used by a conventional data multiplication device, to reduce the scale of a circuit and to improve power consumption.
従来のデータ乗算装置で無駄に使われていたデータ保存領域を減らし、回路規模を縮小し、かつ消費電力を改善することができる乗算装置を提供する。 - 特許庁 - To provide an image recorder that can precisely perform multiplication and accurately record an image even if the rotating speed of a recording drum greatly changes.
記録ドラムの回転速度が大きく変化した場合においても、正確に逓倍を実行でき、画像を高精度に記録することが可能な画像記録装置を提供することを目的とする。 - 特許庁 - A multiplier 17 performs multiplication between a signal indicating the carrier wave of an ultrasonic band from an ultrasonic band oscillator 16 and the output signal of the square root converter 15, and the obtained signal is amplified by a power amplifier 3 and radiated to the air by a radiator 4.
係数器１３が加算器１２ａの出力信号を係数倍し、加算器１２ｂが係数器１３と直流源１４との出力信号を加算する。 - 特許庁 - The multipliers 27, 35, 41, 49 and 55 multiply respective addition outputs from respective adders 26, 33, 40, 47 and 54 by a multiplication coefficient supplied from a coefficient counter 22.
各乗算器２７、３５、４１、４９、５５は、各加算器２６、３３、４０、４７、５４からの各加算出力に、係数カウンタ２２から供給される乗算係数をそれぞれ掛け算する。 - 特許庁 - In point addition and point doubling on an elliptic curve, the point addition procedure and point doubling procedure are constituted in such a manner that the result of calculation of remainder calculation is not used for the multiplication immediately after it.
楕円曲線上の点加算および点２倍算において、剰余算の演算結果を直後の乗算に使用しないように、点加算手順および点２倍算手順を構成する。 - 特許庁 - It is also possible to configure special data that can not be decoded by the third person by adding, subtracting, multiplying and dividing the numbers in the middle of these calculations or performing a combination of addition, subtraction, multiplication and division.
また、これらの計算途中での数字を、加減乗除やそれらの組み合わせを行なうことで、第三者には解読不可能な特殊なデータを構成することができる。 - 特許庁 - In the system, displacement detectors 35, 35 detect displacement to the oscillating direction of the moving part 28, and this detected signal is output to a multiplication circuit 44 as addition signal VA by an adding circuit 43.
可動部２８の振動方向への変位を変位検出部３５，３５で検出し、この信号を加算回路４３によって加算信号ＶAとして乗算回路４４に出力する。 - 特許庁 - To provide a data processing device capable of improving computation efficiency of a modular multiplication with respect to a data having a bit number exceeding twice as large as the arithmetic bit number of a modular multiplier.
剰余乗算器の演算ビット数の２倍を超えるビット数のデータに対する剰余乗算の演算効率を向上させることができるデータ処理装置を提供する。 - 特許庁 - The multiplier 2 outputs the high-order M-bit data of the video data having been multiplied by the multiplication coefficient (n) and the retention pulse frequency control circuit 23 multiplies the retention pulse frequency by 1/n.
乗算器２１は、乗算係数ｎが乗じられた後の映像データの上位Ｍビットのデータを出力し、維持パルス周波数制御回路２３は維持パルス周波数を１／ｎ倍にする - 特許庁 - If the logical multiplication is '1', the time control part 22 receives time data from the time synchronizer 3 via a selector 23, and therefore ignores the time setting request from the processor 1.
論理積が「１」ならば、時刻制御部２２にはセレクタ２３を介して時刻同期化装置３から時刻データが供給されるため、プロセッサ１からの時刻設定要求は無視する。 - 特許庁 - A window function multiplication part 11 segments an input audio signal by frames and an FFT part 12 outputs frequency spectrum data including amplitude data and phase data.
入力オーディオ信号は、窓関数乗算部１１においてフレーム単位で切り出され、ＦＦＴ部１２にて振幅データと位相データとを含んだ周波数スペクトルデータとして出力される。 - 特許庁 - By the ratio of mutual conductance gm of the transistor for supplying the input signals Vin and -Vin to the transistor connected to the output terminal Tout, the gain when obtaining a multiplication result is set.
入力信号Ｖin，−Ｖinを供給するトランジスタと出力端子Ｔoutに接続されたトランジスタの相互コンダクタンスｇmの比により掛算結果を得る際の利得を設定する。 - 特許庁 - A DSP multiplication/addition processing part 33 executes processing such as sound field formation to the audio signal, and an addition part 34 adds the original audio signal and the processed audio signal to each other.
ＤＳＰ乗加算処理部３３がオーディオ信号に対して音場形成などの処理を行い、加算部３４が元のオーディオ信号と処理されたオーディオ信号とを加算する。 - 特許庁 - To provide an image data output device that independently applies scaling and multiplication of a weight coefficient to each of moving picture data and OSD data.
本発明は、動画データ及びＯＳＤデータのそれぞれに対して、独立して重み係数の乗算及びスケーリングを施す画像データ出力装置を提供することを目的とする。 - 特許庁 - A sampling value Vdc(n) of an output voltage is compared with a control target voltage value Vref, and the difference in voltage values is supplied to a multiplication processing portion 24 via a voltage control means 23.
出力電圧のサンプリング値Ｖdc(n)と制御目標電圧値Ｖrefを比較しその誤差電圧値を、電圧制御手段２３を経由して乗算処理部２４に供給する。 - 特許庁 - The new fuel part of the third area 43 is formed so that a neutron multiplication factor is larger than that of the new fuel part of the first area 41 and the composition approximately becomes constant.
第３領域４３の新燃料部は、第１領域４１の新燃料部よりも無限中性子増倍率が大きく、組成が略一定になるように形成されている。 - 特許庁 - A DSP multiplication addition processing section 33 applies processing such as sound field generation and equalization to the audio signal and an adder section 34 sums the original audio signal to the processed audio signal.
ＤＳＰ乗加算処理部３３がオーディオ信号に対して音場形成、イコライズなどの処理を行い、加算部３４が元のオーディオ信号と処理されたオーディオ信号とを加算する。 - 特許庁 - During low illuminance, electron multiplication is performed in common to the colors to provide the uniform saturation of the colors, an image of a dark portion is extended, and highly correlated images of two successive frames or lines are summed and averaged.
低照度時は各色共通に電子増倍して各色の飽和を揃え、暗部の映像を伸張し、前後のフレームまたは前後のラインの相関の高い映像を加算平均する。 - 特許庁 - A clock multiplying circuit 81 generates a demodulating multiplication clock DMCLK by multiplying a reference clock CLK input from a modulator, and outputs it to a demodulator 82.
クロック逓倍回路８１は、変調装置から入力された基準クロックＣＬＫを逓倍することにより復調用逓倍クロックＤＭＣＬＫを生成して復調回路８２に出力する。 - 特許庁 - To provide a method having high safety, exhibiting excellent antimicrobial effect to bacteria, especially Gram positive bacteria, and effectively suppressing multiplication of the microorganisms in food.
安全性が高く且つ細菌特にグラム陽性菌に対して優れた抗菌効果を発揮し、食品における当該微生物の増殖を効果的に抑制する方法を提供すること。 - 特許庁 - This digital FIR filter having multiplication by a filter coefficient replaced with shifters and adders or subtracters is provided with a delay unit between the adders or subtracters.
ディジタルＦＩＲフィルタであって、フィルタ係数の乗算をシフト器と加算器又は減算器とで置き換えているものにおいて、前記加算器又は減算器間に遅延器を設けて構成する。 - 特許庁 - GAS-COOLED NUCLEAR REACTOR OBTAINED BY IMPROVING BOILING WATER NUCLEAR REACTOR LOADED WITH NUCLEAR FUEL ASSEMBLY OF POSITIVE BURNING REACTIVITY COEFFICIENT WITH INFINITE MULTIPLICATION FACTOR IN UNBURNTNESS NOT MORE THAN PROMPT CRITICALITY
未燃焼時無限増倍係数が即発臨界以下で燃焼反応度係数正の核燃料集合体を装荷せる沸騰水型原子炉改良の気体冷却原子炉 - 特許庁 - A switch circuit 20 adopts rgbw signals from the k multiplication circuit 12 with respect to the defective pixel, whereby proper RGB→RGBW conversion of the defective pixel is performed.
そして、スイッチ回路２０が欠陥画素についてはｋ倍回路１２からのｒｇｂｗ信号を採用することで、欠陥画素について適切なＲＧＢ→ＲＧＢＷ変換を行う。 - 特許庁 - To provide a threshold detecting circuit and a threshold adjusting circuit which is suitable to a squaring circuit which can obtain a high-precision multiplication result with a relatively low soursce voltage and the squaring circuit.
比較的低い電源電圧で精度の高い乗算結果が得られる二乗回路に好適なしきい値検出回路、しきい値調整回路、およびその二乗回路を提供する。 - 特許庁 - Applying ensemble average processing to a result of complex multiplication between the signal subjected to forced phase synchronization and the signals received by the antennas can estimate a response vector of the terminal user.
この強制位相同期された信号と、複数のアンテナで受信した信号との複素乗算の結果をアンサンブル平均することにより当該端末ユーザの応答ベクトルが推定される。 - 特許庁 - Moreover, a clock signal CLK and the internal clock enable signal INCE are input into the clock input buffer 10, and a NAND circuit which outputs the reverse of logical multiplication is provided.
また、クロック入力バッファ１０には、クロック信号ＣＬＫ及び内部クロックイネーブル信号ＩＮＣＥが入力され、その論理積の反転を出力するＮＡＮＤ回路を設ける。 - 特許庁 - A luminance signal filter circuit 25 multiplies a luminance signal Y by a coefficient of a contour component filter by using the FIR filter function and generates a luminance filtering signal B by totaling multiplication resultant ones.
輝度信号フィルタ回路２５は、ＦＩＲフィルタ機能を用いて、輝度信号Ｙに輪郭成分フィルタの係数を乗算し、総和することにより輝度フィルタリング信号Ｂを生成する。 - 特許庁 - A factor of the weight g_0 which is smaller than the genus (g) of a hyperelliptic curve (wherein 1≤g_0<g) is generated as a base point, and scalar multiplication processing is performed.
超楕円曲線の種数ｇ（ｇｅｎｕｓ）より小さいウェイト（ｗｅｉｇｈｔ）ｇ_０（ただし、１≦ｇ_０＜ｇ）の因子をベースポイントとして生成し、スカラー倍算処理を実行する。 - 特許庁 - In another method, the figures appearing in any process of two-digit multiplication are memorized by calculating the figures using right side and left side of the body and fingers of right and left hand so that the mental arithmetic is possible.
また他の方法としては、２桁の掛け算のすべての過程で出てくる数字を左右の半身および左右の手の指により数えることにより記憶させ、暗算を可能にした。 - 特許庁 - To provide a multiplication oscillation circuit capable of realizing a small and low-cost filter circuit to be installed at a poststage of the circuit for the purpose of suppression of unwanted wave, and provide a radio communication apparatus using the same.
不要波抑制の目的で回路の後段に設置されるフィルタ回路を小さく低コストで実現できる逓倍発振回路及びこれを使用した無線通信装置を提供する。 - 特許庁 - Specifically, the frequency of a first control signal is set as 1/2 of a common electrode driving frequency and the frequency of a second control signal is set as integral multiplication of the common electrode driving frequency.
具体的には第一の制御信号の周期をコモン電極駆動周期の１／２に、第二の制御信号の周期は前記コモン電極駆動周期の整数倍とする。 - 特許庁 - A complex multiplier 108 applies complex multiplication to the complex coefficient and a received OFDM signal so as to compensate multi-path fading fluctuation distortion of the received OFDM signal through the propagation path and to demodulate the OFDM signal.
これと受信ＯＦＤＭ信号が複素乗算器１０８で複素乗算され、受信ＯＦＤＭ信号の伝搬路におけるマルチパスフェージング変動歪みが補償され復調される。 - 特許庁 - To reduce the delay time for subtraction in a block unit computing element and perform arithmetic operation while maintaining the operating frequency in a circuit for carrying out multiple length calculation of Montgomery multiplication residues.
モンゴメリ乗算剰余の多倍長演算を行う回路において、ブロック単位演算器における減算のための遅延時間を短縮し、動作周波数を維持したままで演算を行う。 - 特許庁 - The hash functions of the present invention are square hash functions that square a sum of a key (a) and a data string (m), that is h(m)=(m+a)^2mod n, rather than using a multiplication (the number of bits of the data string is 2n).
本発明のハッシュ関数は、乗算を使用するのではなくキーａとデータストリングｍの和を２乗する２乗ハッシュ関数h(m)=(m+a)^2 mod nである（データストリングのビット数は2n）。 - 特許庁 - A background noise interpolation device is equipped with: a noise level estimation section; a complex plane area judgment section; a noise signal generation section; a loss compensation coefficient calculation section; a multiplication section; and an addition section.
本発明の背景雑音補間装置は、雑音レベル推定部、複素平面領域判定部、雑音信号生成部、損失補償係数算出部、乗算部、加算部を備える。 - 特許庁 - Next, respective gains Rc, Gc, and Bc are multiplied by RGB values of all pixels of the RAW data, and values after multiplication are made values of RGB after the white balance correction processing (Step S160).
続いて、ＲＡＷデータのすべての画素のＲＧＢの値にそれぞれゲインＲｃ，Ｇｃ，Ｂｃを乗算し乗算後の値をホワイトバランス補正処理後のＲＧＢの値とする（ステップＳ１６０）。 - 特許庁 - When a difference between the amount of current after the feedback control and the initial amount of current exceeds a predetermined threshold value, the multiplication coefficient is updated according to the amount of current after the feedback control.
特に、フィードバック制御後の電流量と初期電流量との差が所定の閾値を超えた場合には、フィードバック制御後の電流量に応じて上記乗算係数を更新する。 - 特許庁 - The logical multiplication of the images (5) and (6) is processed to generate a reducedly corrected three-dimensional image (7) by reducing the width of the object region widened on the image (5) to image 6 to a rectangle width of the image (6).
画像(5)と(6)の論理積処理をして、画像(5)上で拡幅されている測定対象部位の幅を画像(6)の矩形幅に縮小した縮小補正三次元画像(7)を生成する。 - 特許庁 - Since the arithmetic unit is provided with input register 101, 102, expanders 103 to 106, multiplication selectors 107, 108, single precision multipliers 109, 110, shifters 111, 112, a full addition selector 113, a full adder 114, a carry propagation adder 115, and output registers 116, 117, both of double precision product sum processing and single precision dual multiplication processing can be executed.
入力レジスタ１０１、および１０２と、拡張器１０３〜１０６と、乗算選択器１０７、および１０８と、単精度乗算器１０９、および１１０と、シフタ１１１、および１１２と、全加算選択器１１３と、全加算器１１４と、桁上げ伝搬加算器１１５と、出力レジスタ１１６、および１１７とを備えたことで、倍精度積和演算処理と単精度デュアル乗算処理とを行う。 - 特許庁 - At irradiation of light from outside to the Au electrode 6, photocarriers generated in the NTCDA layer 5 are blocked efficiently with the TAZ layer 4, and a high electric field is generated at the interface to the ITO electrode 3, and electrons are forcedly injected through a channel from the ITO electrode 3, and multiplication of only the photoelectric currents occurs, and besides it increases the multiplication by raising the applied voltage.
Ａｕ電極６の外側からの光照射時、ＮＴＣＤＡ層５で生成された光キャリアーが効率良くＴＡＺ層４にてブロックされ、ＩＴＯ電極３との界面に高電界が発生し、強制的にＩＴＯ電極３より電子がトンネル注入され、光電流のみの増倍が生じ、しかも印加電圧を上げることにより増倍を増す。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
