「Multiplication」を含む例文一覧(2237)
＜前へ 1 2 .... 29 30 31 32 33 34 35 36 37 .... 44 45 次へ＞- The client device 1 only perform multiplication processing of the power information without performing power operations by repeating processes of steps 104 and 105 to calculate pieces fp and sp of preliminary computing information.
クライアント装置１は、ステップ１０４、１０５の処理を繰り返すことにより、冪乗演算を行わず単に冪乗情報の乗算処理を行うだけで、事前計算情報ｆｐ，ｓｐを算出することができる。 - 特許庁 - The first and second feature value extracting parts 4 and 5 divide an input picture into blocks, subject the blocks to an orthogonal transformation, or subject the blocks to PN sequence multiplication before the orthogonal transformation, and extract and output orthogonal transformation coefficients.
第１、第２特徴量抽出部４，５は、入力画像をブロック分割し、直交変換し、または該直交変換の前にＰＮ系列乗算し、直交変換係数を抽出して出力する。 - 特許庁 - When reading signal charges from the accumulation area 36 to the vertical CCD 14, voltages are applied to the transparent electrode 42 and the gate electrode 34, and a potential difference is created which is greater than that in ordinary reading, to cause electron multiplication.
蓄積領域36から垂直CCD 14に信号電荷を読み出すときに、透明電極42とゲート電極34に電圧を印加して、通常の読出し時よりも大きな電位差を作り、電子増倍を生じさせる。 - 特許庁 - A window function multiplication unit 5 multiplies an effective symbol part included in the reception signal RS by the window function w(k) output from the first window function calculation unit 4, to output a multiplied reception signal MRS.
窓関数乗算部５は、受信信号ＲＳに含まれる有効シンボル部に、第１の窓関数算出部４から出力される窓関数ｗ（ｋ）を乗算して乗算済み受信信号ＭＲＳを出力する。 - 特許庁 - A POS terminal 1 is provided with: a scanner 9 for inputting identification data of merchandise; and a register key 3a and a multiplication key 3d for inputting the number of shopping bags necessary for storing merchandise relating to one transaction.
ＰＯＳ端末１は、商品の識別データを入力するスキャナ９や、１取引に関する商品を収容するために必要な買物袋の枚数を入力する置数キー３a、乗算キー３dを有する。 - 特許庁 - To provide an infrared imaging element suppressing a sensitivity degradation due to deterioration of thermal conductance in a support leg without sacrificing an area of an infrared detection pixel for coping with pixel multiplication and downsizing.
多画素化及び小型化に対応する為に、赤外線検出画素の面積を犠牲にすることなく、支持脚における熱コンダクタンスの悪化による感度劣化を抑制することができる赤外線撮像素子を得る。 - 特許庁 - Alternatively, the multiplication type knapsack encryption is composed in the partial cyclic group of an reduced residue class group (Z_K/ν)^× with a product ν of a plurality of prime ideals in an integer circle Z_K of an algebra object K, as the modulus.
あるいは、代数体Ｋの整数環Ｚ_Ｋにおける複数の素イデアルの積νを法とした既約剰余類群（Ｚ_Ｋ／ν）^×の巡回部分群において乗法型ナップザック暗号を構成する。 - 特許庁 - The frequency converter includes: a passive analog multiplier for outputting a multiplication result by electric current; a buffer for outputting a buffering current which is obtained by buffering the current; and a current-voltage converter for performing the current-voltage conversion of the buffering current.
掛算結果を電流で出力する、パッシブ型のアナログ掛算器と、電流をバファリングしたバファリング電流を出力するバッファと、バファリング電流を電流電圧変換する電流電圧変換器とを具備する。 - 特許庁 - To provide a positioning device capable of suppressing variation of one pulse on a feedback position after completing positioning and capable of attaining a technology for a perfect standstill which can be applied also to a present high multiplication circuit.
位置決め完了後のフィードバック位置の１パルス変動を抑制するとともに、現在の高逓倍回路にも適用することができる完全静止技術を実現することができる位置決め装置を提供する。 - 特許庁 - Current proportional to (X+Y)2-(X2+Y2), namely, 2XY flows in a resistor 21 connected in parallel with the PMOSs 22 and 23 and an output voltage Z as a multiplication result is outputted to a node N1.
ＰＭＯＳ２２，２３に並列に接続された抵抗２１には、（Ｘ＋Ｙ）^２−（Ｘ^２＋Ｙ^２）、即ち２ＸＹに比例した電流が流れ、ノードＮ１には、乗算結果の出力電圧Ｚが出力される。 - 特許庁 - A multiplication section 15 and an addition section 17 calculate the sum of the products between the received data, held in the shift register section 11 and the divided spread codes held by the spread code holding section 13 in accordance with the arithmetic rate.
乗算部１５及び加算部１７は、該演算レートに従って、シフトレジスタ部１１で保持されている受信データと、拡散コード保持部１３で保持されている分割拡散コードとの積和演算を実行する。 - 特許庁 - A code determination unit 71 determines a code of the delay profile, a window function multiplier 72 multiplies the code by a window function, and a subtractor 73 subtracts a multiplication result of the window function multiplier 72 from the delay profile.
符号判定器７１は遅延プロファイルの符号を判定し、窓関数乗算器７２はその符号に窓関数を乗算し、減算器７３は、遅延プロファイルから窓関数乗算器７２の乗算結果を減算する。 - 特許庁 - Thereafter, reset states of the phase frequency comparator 10, the charge pump circuit 11 and the multiplication setting circuit 14 are released (S6), and the frequency division number is switched to a frequency division number N corresponding to the target frequency (S8).
その後、位相周波数比較器１０とチャージポンプ回路１１と逓倍設定回路１４のリセット状態を解除して（Ｓ６）、分周数を目標周波数に対応した分周数Ｎに変更する（Ｓ８）。 - 特許庁 - In performing space multiplication by an array antenna, the values of SINRs on the learning side and the down link side are evaluated by using only a 2OFDM symbol as a learning reference signal and a suitable modulation method is allocated.
アレー・アンテナによる空間多重を行なう際、学習用のリファレンス信号として２ＯＦＤＭシンボルのみを用いて、学習、及びダウンリンク側でのＳＩＮＲの値の評価を行ない、適切な変調方式を割り当てる。 - 特許庁 - To solve the problem that hardware becomes complicated due to an increase of an image processing part, and that software development becomes complicated due to multiplication of pieces of memory management information when a structure where processing systems are uniformly made parallel is used.
処理系を一様に並列化させた構成を用いた場合に、画像処理部の増加によるハードウエアの複雑化、メモリ管理情報の複数化によるソフト開発の複雑化という問題が生じてしまう。 - 特許庁 - Replica signal subtracting parts 60-1 to 60-n subtract the combined replica signal, subjected to interference suppression coefficient multiplication, from a multiple spectrum spread signal outputted from delay elements 70-1 to 70-n of the stage.
レプリカ信号減算部６０−１〜６０−ｎは、この干渉抑圧係数乗算後合成レプリカ信号を、当該段の遅延素子７０−１〜７０−ｎから出力される多重スペクトル拡散信号から減ずる。 - 特許庁 - A recording clock generating circuit is constituted of a means for averaging the period of the wobble signal, a timer for generating a rectangular wave of approximately the same period as the average period, and a frequency multiplication PLL for multiplying the timer output.
ウォブル信号の周期平均化手段と、平均周期と略同一周期の矩形波を発生するタイマーと、タイマー出力を逓倍する周波数逓倍ＰＬＬにより記録クロック発生回路を構成した。 - 特許庁 - Then, a background level value is calculated by weighted multiplication and addition of surrounding blocks, using the background extraction value, the background level value is compared with a reference background parameter value, and correction processing is performed, based on its comparison result.
そして、この地肌抽出値を用いて周囲ブロックの加重乗加算により地肌レベル値を算出し、地肌レベル値と基準地肌パラメータ値とを比較し、その比較結果に基づいて補正処理を行う。 - 特許庁 - By this constitution, a super- lattice amplifying layer can be reduced in film thickness without deteriorating a multiplication factor and increasing a dark current, and the avalanche photodiode can be improved in response speed and reduced in operating voltage.
この構成により、増倍率を低下させることなく、さらには暗電流を増やすことなく、超格子増倍層の膜厚を薄くすることが可能となり、応答速度を速くできるうえに動作電圧も低くできる。 - 特許庁 - A multiplying part 102 carries out a multiplication determined by a condition in which the origin of (c_0, c_1) is included in the algebraic torus T_2r(F_q) by using (c_0, c_1), w, δ, and polynomial of secondary extension and base and polynomial of tertiary extension and base.
乗算部１０２は、（c_0,c_1）,w,δを用いて、（c_0,c_1）の元が代数的トーラスT_2r(F_q)に含まれる条件と、2次拡大の方多項式及び基底と3次拡大の法多項式及び基底とにより定まる乗算を行う。 - 特許庁 - The radio wave transmitted from a transmission antenna 213 of an onboard machine 5 is received by a position information transmission marker 2 employing the frequency conversion (multiplication) system, multiplied, and returned to a reception antenna 211 of the onboard machine 5.
車載機５の送信アンテナ２１３から送信された電波を周波数変換（逓倍）共振方式を採用した位置情報送出マーカ２が受信して、逓倍して車載機５の受信アンテナ２１１に返す。 - 特許庁 - Also a position of the objective lens at which a multiplication result of resonance and modulation degree becomes the maximum is detected, the position is set to as a reference position in focus control of the objective lens for the optical disk.
また分解能と変調度の乗算結果が最大となる対物レンズの位置を検出し、当該位置を、光ディスクに対する対物レンズのフォーカス制御における基準位置として設定するようにした。 - 特許庁 - An evaluation value based on the plurality of pixel data is set so as to be smaller than an output upper limit value Emax and greater than the multiplication value Enl of a noise level and the number of the pixels used for calculating the evaluation value.
複数の画素データに基づく評価値が、出力上限値Ｅｍａｘよりも小さくかつノイズレベルと評価値を算出するための画素数との乗算値Ｅｎｌよりも大きくなるように設定される。 - 特許庁 - In an analog calculating circuit 2x1 included in an analog calculating part 2 composing an electrostatic deflection circuit 100, output voltages of a multiplication unit 21x and a multipliction unit 21y are added and outputted by an adding unit 22.
静電偏向回路１００を構成するアナログ演算部２に含まれるアナログ演算回路２ｘ１では、乗算器２１ｘおよび乗算器２１ｙの出力電圧は、加算器２２により加算出力される。 - 特許庁 - For each frequency bin, a correction coefficient multiplication unit 106 multiplies the frequency domain signal having the bandwidth widened to P×N points by a transmission distortion correction coefficient obtained in a correction coefficient calculation unit 107.
補正係数乗算部１０６は、Ｐ×Ｎポイントに帯域が拡張された周波数領域信号に、補正係数算出部１０７において求められた送信歪補正係数を周波数ｂｉｎ毎に乗算する。 - 特許庁 - To prevent the voltage level of a detection signal from decreasing, by changing the amplification rate of a multiplication section from the difference obtained by comparing a voltage signal obtained via a track that does not have slit patterns with a reference voltage.
本発明は、スリットパターンを有しないトラックを経て得た電圧信号と基準電圧とを比較して得た差分により乗算部の増幅率を変え、検出信号の電圧レベル低下を防止することを目的とする。 - 特許庁 - The electronic control unit 35 determines the driving operation state of the driver by comparing the calculated variation ΔTs with an allowance acquired by multiplication of a predetermined constant (k), weber ratio Kt and steering torque T at the present time.
そして、算出した変化量ΔTsと、所定の定数k、ウェーバー比Ktおよび現時点における操舵トルクTの乗算によって得られる許容値とを比較することによって、運転者の運転操作状態を判定する。 - 特許庁 - In computing the Tate pairing defined on the elliptic curve having the characteristic of 3, the number of times of multiplication on GF(q) is reduced by eliminating the necessity for performing third root calculation, and by collecting two loop times into one.
標数3の楕円曲線上で定義されるテートペアリングを計算する際に、1/3乗演算を行う必要を無くし、さらに2回のループを1回にまとめることによりGF(q)上の乗算回数の削減を行う。 - 特許庁 - A multiplication circuit 20 and a phase synchronization circuit 22 configuring a digital PLL circuit 10 adjust a count of respective digital counters to adjust an oscillated frequency and phase of a multiple clock N-OUT.
デジタルＰＬＬ回路１０を構成する逓倍回路２０および位相同期回路２２は、デジタルカウンタのカウント値を調整することによって、それぞれ逓倍クロックＮ−ＯＵＴの発振周波数および位相を調整する。 - 特許庁 - Shading corrections of the first image F1 and second image F2 are made by a shading correcting circuit 123 by performing multiplication processing using the correction tables when the images are taken in.
取得される第１画像Ｆ１および第２画像Ｆ２それぞれに対し、画像取り込み時においてシェーディング補正回路１２３において、補正テーブルの乗算処理を行うことによってシェーディング補正を行う。 - 特許庁 - When a partial image is positioned on the left side of a screen; the directivity corrector 17a performs (R-L) processing to the audio concerned using an adder 1, and subsequently, performs multiplication processing in a multiplier according to an imaging direction θ.
指向性補正部１７ａは、部分画像が画面の左側に位置する場合には、その音声に対して、加算器１でR−L処理し、続いて乗算器で撮影方向θに応じて乗算処理を行う。 - 特許庁 - To provide a deterioration diagnosis method of a reliable oil electrical apparatus having high sensitivity excluding the influence of oil temperature by evaluating gas shut-off performance with the multiplication rate of a nitrogen gas transmission coefficient in a diaphragm.
隔膜における窒素ガス透過係数の増倍率でガス遮断性能を評価することにより、油温の影響を排除した高感度で信頼性の高い油入電気機器の劣化診断方法を提供する。 - 特許庁 - To simultaneously satisfy a request for reducing consumption current and a request that a power supply circuit can be operated with low power supply voltage in the power supply circuit generating desired voltage with voltage multiplication.
電圧逓倍によって所望の電圧を生成する電源回路について、消費電流を低減するという要求と、低い電源電圧で動作可能であるという要求の両方を同時に満足させる。 - 特許庁 - To improve reliability of a customer by preventing differences in discount price from arising between a case when a plurality of identical commodities are collectively registered (multiplication registration) and a case when a plurality of identical commodities are registered individually.
複数個の同一商品を一括して登録した場合（乗算登録）と、複数個の同一商品を個別に登録した場合とで割引額に差異が発生することを防止し、顧客の信頼度を向上させる。 - 特許庁 - The product sum calculation results from the product sum calculation blocks are respectively amplified by multiplication circuits 62-1 to 62-28 with a predetermined amplification rate, and added by an adder circuit 63 to output data as the resonance sound data.
積和演算ブロックからの積和演算結果は、乗算回路６２−１〜６２−２８により、所定の増幅率でそれぞれ増幅され、加算回路６３において加算されて、共鳴音データとして出力される。 - 特許庁 - A firmware 21 provided on the diagnosis control device 2 receiving the request sets the received time data in a time control part 22 if a time synchronizer 3 has a value '0' for logical multiplication of Enable and Valid conditions.
要求を受けた診断制御装置２上のファームウェア２１は、時刻同期化装置３のＥｎａｂｌｅ条件とＶａｌｉｄ条件の論理積が「０」であれば、受信した時刻データを時刻制御部２２に設定する。 - 特許庁 - To provide an operation method by which values can be got by referring to a calendar of mathematical operation result values, and also provide an operation table for performing the operation method in performing operations such as multiplication by electronic circuitry such as computers.
コンピューター等の電子回路でかけ算などの演算を行う際に、演算結果値の一覧表を参照して値を得る演算方法、および当該演算方法を行うための演算表を提供する。 - 特許庁 - The frequency converter may includes: the passive analog multiplier for outputting the multiplication result by electric current; the buffer for outputting the buffering current which is obtained by buffering the current; and an integrator for integrating the buffering current and performing a voltage output.
または、掛算結果を電流で出力する、パッシブ型のアナログ掛算器と、電流をバファリングしたバファリング電流を出力するバッファと、バファリング電流を積分して電圧出力する積分器とを具備する。 - 特許庁 - On the other hand, an error correlation amount Δθ2 is calculated based on the difference between a target value and a multiplication value mdq of amplitude of a current signal when the voltage signal is overlapped on d-axis direction and on q-axis direction.
一方、上記電圧信号をｄ軸方向及びｑ軸方向に重畳した際の電流信号の振幅の乗算値ｍｄｑと目標値との差に基づき、誤差相関量Δθ２が算出される。 - 特許庁 - When it is determined that a steering wheel is controlled with no hands, the limit value of the additional angle limiter 24 is controlled based on the absolute value |YR*| of the target yaw rate by a limiter gain setting unit 43 and a gain multiplication unit 44.
手放し状態であると判定されたときには、リミッタゲイン設定部４３およびゲイン乗算部４４により、目標ヨーレートの絶対値｜ＹＲ^＊｜に基づいて、加算角リミッタ２４の制限値が制御される。 - 特許庁 - A delay unit 101 delays the first or the second distribution signal by time T1 to create the first multiplication signal and delays the same by time T2 (T2>T1) to create the second distribution signal.
遅延部１０１が、第１分配信号又は第２分配信号を時間Ｔ１遅延させることにより第１乗算信号を形成し、時間Ｔ２（Ｔ２＞Ｔ１）遅延させることにより第２乗算信号を形成する。 - 特許庁 - To provide a novel drug for preventing and/or treating a disease caused by cell abnormal multiplication and a disease caused by SCCA-1 (squamous cell carcinoma antigen 1) production acceleration based on the SCCA-1 production inhibition.
ＳＣＣＡ−１(Squamous Cell Carcinoma Antigen 1)産生抑制作用に基づき細胞異常増殖に起因する疾患、並びにＳＣＣＡ−１産生亢進に起因する疾患を予防及び／または治療するための新規医薬の提供。 - 特許庁 - The constant multiplier 1 is constituted by arranging an addition sign by making it correspond to the adder and arranging a multiplication sign by making it correspond to a shift circuit and a code converting part 105 to match the sign of the definite multiplier 'M' is provided at the last stage.
ここで、「α１」中の加算符号を加算器に、乗算符号をシフト回路にそれぞれ対応させて配置した構成とし、最終段に定乗数「Ｍ」の符号に合わせる符号変換部１０５を設ける。 - 特許庁 - This device does not apply multiplication correction but applies summing correction depending on case classification to an inter-line exposure time difference caused by deviating TG pulse timings of an image pickup drive system can reduce the processing time for a correction arithmetic operation.
撮像駆動系の複数のＴＧパルスタイミングをずらした場合に生じるライン間の露光時間差を、乗算補正ではなく、場合分けによる加算補正とすることで、補正演算の処理時間を短縮する。 - 特許庁 - In the pair of forceps pieces 12 and 13, the product is almost fixed in the multiplication of the length thereof to the arbitrary position in the direction of the tips 12a and 13a of the forceps pieces from the pivot part 16 by the width of the forceps pieces 12 and 13 at the position.
この際、一対の鉗子片１２、１３は、枢支部１６から鉗子片先端１２ａ、１３ａ方向の任意の位置までの長さとこの位置における鉗子片１２、１３の幅との積が略一定とされている。 - 特許庁 - Figures appearing in any process of two-digit multiplication are divided into blocks of two digits and transformed into words to make the number of words to be simultaneously memorized seven or less so that the calculation falls within the short-term memory ability and the mental arithmetic is possible.
２桁の掛け算のすべての過程で出てくる数字を２桁に区切り言葉に変換して同時に記憶する言葉を７個以下にして短期記憶能力以内におさめることにより暗算を可能にした。 - 特許庁 - In the case of measuring the harmonics of a semiconductor device DUT, a contact of a switching means 10 is controlled in such a way as to switch to the side of a frequency multiplication mixing means 11 by a control signal from a processing device 2.
半導体デバイスＤＵＴの高調波測定を行う場合、処理装置２からの制御信号により、切替手段１０の接点が周波数てい倍混合手段１１側に切替制御される。 - 特許庁 - To provide an optical encoder which can remove higher harmonic components, other than the fundamental wave and improve accuracy of division after multiplication, at converting of the analog signal of a light receiving element into an electrical signal.
受光素子のアナログ信号を電気信号に変換する際に、基本波以外の高調波成分を除去することができ、逓倍後の分割精度を向上させることが可能な光学式エンコーダを提供する。 - 特許庁 - Multipliers 104, 105 multiply the calculation result α with the outputs of the filters 217, 218 respectively, and multiplication outputs are outputted to a post-stage digital signal processing circuit as digital signals, after correction.
この算出結果αを、フィルタ２１７，２１８の出力において乗算器１０４，１０５により乗算して、この乗算出力を補正後のディジタル信号として後段のディジタル信号処理回路へ出力する。 - 特許庁 - To provide a gas proportional counter tube and a photographing system in which impact resistances and handling natures of an electron and an optical multiplication part can be improved and a fine pores can be made uniform, and the uniformity of sensitivity distribution can be improved.
電子及び光増倍部の耐衝撃性及び取扱性を向上できると共に、細孔を均一化でき、感度分布の一様性を向上できるガス比例計数管及び撮像システムを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
