「Multiplication」を含む例文一覧(2237)
＜前へ 1 2 .... 32 33 34 35 36 37 38 39 40 .... 44 45 次へ＞- In the method for carrying out a multiplication operation of X×K or a division operation of X×(1/K) in the electronic circuit, an arithmetic shift sv is calculated in such a manner that P^sv is an approximate value for K in a software circuit area (50) of the circuit.
電子回路中で、Ｘ・Ｋの乗算演算またはＸ・１／Ｋの除算演算を行う方法であって、回路のソフトウェア回路領域（５０）中で、ｐ^ｓｖがＫの近似値になるように、シフト桁ｓｖを計算する。 - 特許庁 - To provide a high speed elliptic curve calculation device which can use effectively a table that stores coordinates of a certain scalar multiple points like points multiplied by exponentiation of two to a certain point G and so forth in scalar multiplication method using a Montgomery-type elliptic curve.
モンゴメリ型楕円曲線におけるスカラ倍演算方法において、ある点Ｇの２のべき乗等の一定スカラ倍点の座標を格納したテーブルを有効活用することが可能な高速な楕円曲線演算装置を提供する。 - 特許庁 - When the pedal state determination part 24 determines that the pedal operation is finished during touching key, a control part 25 stops reading of the aperiodic resonance sound waveform data by the aperiodic resonance sound generation part 17 and zeros the multiplier coefficient of a multiplication part 23.
ペダル状態判定部２４で、押鍵中にペダル操作が終了したと判定した場合、制御部２５は非周期共鳴音発生部１７による非周期共鳴音波形データの読み込みを停止させ、乗算部２３の乗算係数をゼロにする。 - 特許庁 - The reproducing RF signal rf(t) and the DC component of an APC monitor output signal m(t) which is the output signal from an LPF 252, are multiplied by a 1st multiplier 251, and a signal in the result of this multiplication is supplied to an arithmetic unit 255.
第１の乗算器２５１において、再生ＲＦ信号ｒｆ（ｔ）とＬＰＦ２５２からの出力信号であるＡＰＣモニタ出力信号ｍ（ｔ）のＤＣ成分とを乗算し、この乗算の結果の信号を演算器２５５に供給する。 - 特許庁 - A power calculation part 15 multiplies the instantaneous voltage value generated by the voltage value generation part 12 by an instantaneous current value obtained at the same timing and calculates a power value by averaging values thus obtained through multiplication over time between adjacent positive points or adjacent negative points.
電力算出部１５は、電圧値生成部１２で生成した瞬時電圧値と同時刻の瞬時電流値とを乗算し、乗算した値を隣り合う正クロス点または負クロス点の間の時間にわたって平均して、電力値を算出する。 - 特許庁 - For example, pieces of the input data of a first channel stored in the shift register 11_1 are successively read by the control of the control part 60 and multiplied by a filter coefficient to be outputted from a filter coefficient storage part 30 in a multiplication part 20.
例えば、シフトレジスタ１１_１に格納された第１チャンネルの入力データは、制御部６０の制御によって順次読み出され、乗算部２０においてフィルタ係数格納部３０から出力されるフィルタ係数と掛け合わされる。 - 特許庁 - Further, the target yaw moment is calculated as a multiplication value of a value for indicating magnitude of departing tendency and yaw moment correction gain Ks and the yaw moment correction gain KS is set so as to become smaller as the set inter-vehicle distance becomes larger.
そして、その目標ヨーモーメントを逸脱傾向の大きさを示す値とヨーモーメント補正ゲインＫｓとの乗算値として算出するようにして、そのヨーモーメント補正ゲインＫｓを設定車間距離が大きくなるほど、小さくなるように設定する。 - 特許庁 - To provide a high frequency oscillator which is not affected by the changes of the stray capacitance and load capacitance of a board and hence the spurious characteristic of which is not deteriorated when impedance matching with the output terminal side is carried out in a VCXO adopting the multiplication system.
逓倍方式を用いたＶＣＸＯにおいて出力端とのインピーダンスマッチングを行うにあたり、基板の浮遊容量や負荷容量の変化の影響を受けず、スプリアス特性が劣化することのない高周波発振器を提供する。 - 特許庁 - The frequency multiplication circuit 1 is provided with a voltage-controlled oscillator and takes out signals for which the oscillation frequency of the voltage-controlled oscillator is multiplied from the emitter of the transistor differential pairs Tr1 and Tr2 of the voltage-controlled oscillator.
本発明の周波数逓倍回路１は、電圧制御発振器を備え、上記電圧制御発振器のトランジスタ差動対Ｔｒ１・Ｔｒ２のエミッタから上記電圧制御発振器の発振周波数を逓倍した信号を取り出している。 - 特許庁 - An amplifier 10 multiplies an input baseband signal by an output signal from a D/A converter 80, an orthogonal demodulator 30 orthogonally demodulates the multiplication results into basebands I and Q, and an A/D converter 20 digitally converts the I and Q into ID and QD.
アンプ１０は、入力ベースバンド信号とＤ／Ａ変換器８０からの出力信号を乗算し、乗算結果を、直交復調器３０は、ベースバンドＩ、Ｑに直交復調し、Ａ／Ｄ変換器２０は、Ｉ、ＱをＩ_D、Ｑ_Dにデジタル変換する。 - 特許庁 - To decrease the number of multipliers or the number of times of multiplication per unit time when a pilot symbol is other than (1, 0) on I/Q axes in the RAKE synthesizer within a radio receiver applying a direct spread/spread spectrum communication system.
直接拡散／スペクトル拡散通信方式を適用する無線受信機内部のＲＡＫＥ合成回路において，パイロットシンボルがＩ／Ｑ軸の（１，０）以外の場合に、乗算器の数を削減する，もしくは単位時間当りの乗算回数を削減する。 - 特許庁 - To reduce a circuit scale, a manufacturing period and a manufacturing cost by generating a high frequency signal whose lower frequency multiplication coincides with an atomic resonance frequency from an output frequency signal of a reference oscillator.
低次の周波数逓倍が原子共鳴周波数に一致する高周波信号を基準発振器の出力周波数信号から生成できるようにすることで、回路規模の縮小，製造期間の短縮及び製造コスト削減を図れるようにする。 - 特許庁 - Multiplication sections M1 to M8 independently control volume change characteristics of the plurality of sequences of musical sound signals for operation of the expression pedal 14, by multiplying the plurality of sequences of musical sound signals by the plurality of volume control values respectively.
乗算部Ｍ１〜Ｍ８は、複数系列の楽音信号に複数の音量制御値をそれぞれ乗算することにより、エクスプレッションペダル１４の操作に対する複数系列の楽音信号の音量変化特性をそれぞれ独立に制御する。 - 特許庁 - An output timing timer 42 and a multiplier 43 calculate input/output time on the basis of output timing signals CK' and the input timing signal CK1, and the input/output time is multiplied by an oversampling multiple W to obtain a multiplication result.
出力タイミングタイマ４２及び乗算器４３は、出力タイミング信号CK'と入力タイミング信号CK1とに基づき、入力／出力時間を算出し、この入力／出力時間とオーバサンプリング倍数Wとを乗算して乗算結果を求める。 - 特許庁 - The calculation formula is expressed in the second structure body for each term joined by addition of max-plus algebra respectively, and the second structure body shows which parameter joined by multiplication of max-plus algebra exists at each term.
計算式は、ｍａｘ−ｐｌｕｓ代数の和算で結ばれた各項について各一の第２構造体で表され、第２構造体は、各項にはｍａｘ−ｐｌｕｓ代数の乗算で結ばれたどのパラメータが存在しているかを示す。 - 特許庁 - Meanwhile, each of receivers R_1-R_n multiplies each signal transmitted, through the n pieces of bus lines, from the other electronic circuit by a bit corresponding to the n-bit diffusion code and restores the data signal from the multiplication result.
一方、受信器Ｒ_１〜Ｒ_ｎは、ｎ本のバスラインを通じて他の電子回路から送られる各信号に、ｎビットからなる拡散符号の対応するビットをそれぞれ乗算して、この乗算結果からデータ信号を復元するようにしたものである。 - 特許庁 - Thus, a "time constant" expressed by a multiplication of wiring resistance R and wiring capacitance C can be made small enough and rising or falling speed of a signal can be accelerated, thereby allowing more rapid signal transmission.
これにより、本発明では、配線抵抗Ｒと配線容量Ｃの掛け算で表される「時定数」を充分に小さくすることができ、信号の立ち上がり又は立下りの速度を上げることができるため、より高速な信号伝送を行うことができる。 - 特許庁 - To provide a rotational angle detector, a position detector, and its detection method for detecting rotational angle or position where the temperature characteristics are good with a simple constitution without using complicated operation such as division and multiplication.
除算や乗算といった複雑な演算を用いることなく、簡易な構成において、温度特性が良好な、回転角度検出又は位置検出が行えるようにした回転角度検出装置及び位置検出装置並びにその検出方法。 - 特許庁 - By using a recursion Formula (P_n+1=2×P_n+f×P_n^2), which approximates an inverse number to multiplication, a comparator 15 acquires an initial value P_0 of approximating calculation from (=1/f≈1/2^x).
それを、演算器１６で逆数演算して駆動パルスの周期１／ｆを求めるが、逆数を乗算に近似する漸化式（Ｐ_ｎ＋１＝２×Ｐ_ｎ＋ｆ×Ｐ_ｎ^２）を用い、比較器１５で、その近似演算の初期値Ｐ_０を（＝１／ｆ≒１／２^ｘ）から求める。 - 特許庁 - This filter consists of an input terminal 101, a data-generating part 102, selectors 103 to 108, multiplication circuits 109 to 115, a coefficient- generating part 116, an adder 117 and an output terminal 118.
本発明の第１の実施形態であるデジタルフィルタは、入力端子１０１と、データ生成部１０２と、セレクタ１０３〜１０８と、乗算回路１０９〜１１５と、係数生成部１１６と、加算器１１７と、出力端子１１８と、を有して構成される。 - 特許庁 - After cumulative addition is performed m+n-1 times according to the clock signal CLK, the lower m+m-1 bits of the cumulative addition value in the data latch circuit 14 is held in a data latch circuit 16, and outputted as a multiplication result Z of two's complement display.
クロック信号ＣＬＫに従ってｍ＋ｎ−１回の累積加算を行った後、データラッチ回路１４の累積加算値の下位ｍ＋ｎ−１ビットがデータラッチ回路１６に保持され、２の補数表示の乗算結果Ｚとして出力される。 - 特許庁 - (1) In the case of a patented biological material, the exclusive right of the proprietor of the patent shall extend to any biological material derived from that biological material through propagation or multiplication in an identical or divergent form and possessing the same characteristics.
(1) 生物材料が特許を受けている場合は，特許所有者の排他権は，当該生物材料から繁殖又は増殖によって同一又は異なる形態で派生して同一特性を有するすべての生物材料に及ぶものとする。 - 特許庁 - The two reference voltages are determined by the multiplication of the two arbitrary ratios and the arbitrary voltages VREF which are decided by the combination of the digital signals, and the motor current of each phase of the two-phase stepping motor is controlled by the two reference voltages.
デジタル信号の組み合わせに基づいて決まる２つの任意の割合と任意の電圧ＶＲＥＦの掛け算により２つの基準電圧を決定し、その２つの基準電圧により２相ステッピングモータの各相のモータ電流を制御する。 - 特許庁 - The sensor furthermore includes means for carrying out the integration of charge in two different durations in the course of one and the same frame, and for giving the amplification structure different multiplication factors for the plurality of charges integrated in the course of these durations.
センサーはさらに、同一のフレームの間に２つの異なる継続期間で電荷の統合を行うため、及びこれらの継続期間中に統合された複数の電荷に対して異なる増倍係数を増幅構造に与えるための手段を備える。 - 特許庁 - An X-ray image multiplying means 18 multiplies the X-ray image data to be outputted from the X-ray detector when the X-ray is radiated by the number of integration of the image data when the offset correction data is calculated, and obtains X-ray image multiplication data.
Ｘ線画像乗算手段18により、Ｘ線照射時にＸ線検出器15から出力されるＸ線画像データに、オフセット補正データ算出時における画像データの積算数を乗算してＸ線画像乗算データを求める。 - 特許庁 - The secondary side controller 12 detects currents flowing through the switch elements Q5, Q6 to generate a detection signal, obtains logical multiplication between the detection signal and the primary side drive signal, generates a secondary side drive signal, and supplies the generated signal to the switch elements Q5, Q6.
２次側制御部１２は、スイッチ素子Ｑ５、Ｑ６に流れる電流を検出して検出信号を生成して、検出信号と１次側の駆動信号との論理積を求め、２次側の駆動信号を生成し、スイッチ素子Ｑ５、Ｑ６に供給する。 - 特許庁 - The DTL signal multiplication unit 10 controls a gain of a contour intensifying signal according to the signal regarding whether it is a flesh-colored part from the flesh-colored area detection circuit 8, and a skin DTL gain coefficient from the skin DTL gain control unit 9.
ＤＴＬ信号乗算部１０は、肌色面積検出回路８からの肌色部分であるか否かの信号及びスキンＤＴＬ利得制御部９からのスキンＤＴＬ利得係数に基づいて輪郭強調信号の利得を制御する。 - 特許庁 - By a 2nd multiplier 254, the reproducing RF signal rf(t) and the laser noise component of the APC monitor output signal m(t) which is the output signal from an HPF 253, are multiplied and a signal in the result of this multiplication is supplied to the arithmetic unit 255.
第２の乗算器２５４において、再生ＲＦ信号ｒｆ（ｔ）とＨＰＦ２５３からの出力信号であるＡＰＣモニタ出力信号ｍ（ｔ）のレーザノイズ成分とを乗算し、この乗算の結果の信号を演算器２５５に供給する。 - 特許庁 - To provide special processing blocks for a programmable logic device (PLD) with logic for reducing or eliminating dependence on a universal programmable resource of the PLD by facilitating execution of a larger multiplication than the one to be executed in a single block.
プログラマブルロジックデバイス（ＰＬＤ）のための特殊処理ブロックで、単一のブロック内で実行され得るよりも大きな乗算の実行を容易にして、ＰＬＤの汎用プログラマブルリソースへの依存を低減または排除するロジックを備えるものを提供すること。 - 特許庁 - The FF control command value Vff being a multiplication value of this FF control gain G(T) and a differential value dT/dt of the steering torque is added to the FB control command value Vfb, and the motor 6 is driven on the basis of the whole command value V being the additive result.
このＦＦ制御ゲインＧ(Ｔ)と操舵トルクの微分値ｄＴ／ｄｔとの乗算値であるＦＦ制御指令値ＶffがＦＢ制御指令値Ｖfbに加算され、その加算結果である全指令値Ｖに基づきモータ６が駆動される。 - 特許庁 - With respect to the base material piece 11 of the basic shape and the base material piece 12 of the inverted shape, the short piece 15 can coincide with the long piece 14, and a length along the direction of the small joist-shaped member 9 in the coinciding state is the integral multiplication of a basic dimension.
基本形基材片１１と逆形基材片１２は、長片部１４に対して短片部１５が合致可能であり、合致した状態の小根太状部材９の方向に沿った長さは、基準寸法の整数倍である。 - 特許庁 - An n-InP buffer layer 3, an n^--InGaAs light absorbing layer 4, an n-InGaAsP intermediate layer 5, an n^+-InP avalanche multiplication layer 6, and an n^--InP window layer 7 are formed sequentially on an n^+-InP substrate 2 by epitaxial growth.
ｎ^＋−ＩｎＰ基板２上に、ｎ−ＩｎＰバッファ層３、ｎ^−−ＩｎＧａＡｓ光吸収層４、ｎ−ＩｎＧａＡｓＰ中間層５、ｎ^＋−ＩｎＰアバランシェ増倍層６、ｎ^−−ＩｎＰ窓層７をエピタキシャル成長法により、順次積層する。 - 特許庁 - A temperature estimating instrument 4 estimates the estimated value TE of temperature corresponding to the temperature of a scanning/ sustaining driving circuit 6 from a sustaining pulse number signal PN, and a controller 5 outputs the coefficient k of multiplication and weighing multiple n in accordance with the estimated value TE of temperature.
温度推定器４は、維持パルス数信号ＰＮから走査・維持駆動回路６の温度に対応する温度推定値ＴＥを推定し、コントローラ５は、温度推定値ＴＥに応じた乗算係数ｋおよび重み付け倍数ｎを出力する。 - 特許庁 - To provide a computation apparatus capable of confirming presence/absence of input missing by collating the number of actually inputted or computed numerals with the number of numerals to be computed when performing the arithmetic of addition, subtraction, multiplication and division upon a plurality of numerals.
複数の数字に対して加減乗除の演算を行う場合、実際に入力又は演算された数字の数と、演算しようとしていた数字の数とを対照して入力漏れの有無を確認することが出来る計算装置を提供する。 - 特許庁 - A resonance sound generation part 19 generates a resonance sound signal based on either one of a musical tone resonance sound waveform and an overtone resonance sound waveform selected in accordance with a pedal stepping-down volume PV, and inputs it to a multiplication part 22 as a gate.
共鳴音発生部１９は、楽音共鳴音波形および倍音共鳴音波形のうち、ペダル踏み込み量ＰＶに応じて選択された方に基づいて共鳴音信号を生成し、ゲートとしての乗算部２２に入力される。 - 特許庁 - A volume down interpolation means 83 and the volume up/noise gate opening common interpolation means 84 set the multiplication coefficient of the multiplier 87 to the amplitude of the waveform data to be inputted so that it varies to a target value as interpolating it, respectively.
ボリュームダウン補間手段８３およびボリュームアップ／ノイズゲート開共通補間手段８４は、それぞれ入力される波形データの振幅に対する乗算器８７の乗算係数を補間しつつ目的値まで変化するように設定する。 - 特許庁 - In the reagent for measuring HMG-1 and/or HMG-2 contained in a sample, anions and cations are each made contained in such concentration that the multiplication value of each mol concentration and the absolute value of valence of the ions may be 150 mM or higher.
また、試料中に含まれるＨＭＧ−１及び／又はＨＭＧ−２の測定試薬において、陽イオン及び陰イオンを各々、それぞれのモル濃度にイオンの価数の絶対値を乗じた値が１５０ｍＭ以上となるような濃度で含有させる。 - 特許庁 - The ROM 12 reads phase fluctuations between the subcarrier signals corresponding to the complex multiplication result and gives them to an accumulation circuit 15, which accumulates the phase fluctuations over one symbol time and provides the output of the result.
ＲＯＭ１２は複素乗算結果に対応する副搬送波信号間の位相変動量を読み出して、累積加算回路１５に供給し、累積加算回路１５は、１シンボル時間に亘って位相変動量を累積加算して出力する。 - 特許庁 - This Bezier curve generation circuit comprises a multiplication circuit for multiplying coordinates of a control point for generating a Bezier curve according to a division number of Bezier curve; an addition circuit for performing addition, and a bit shift circuit.
本発明は、ベジェ曲線の分割数に応じて、ベジェ曲線を生成するための制御点の座標に対し、乗算を行うための乗算回路、加算を行うための加算回路、およびビットシフト回路とを備えるベジェ曲線生成回路である。 - 特許庁 - The exponential increase of the modulus of cleaning of the cleaning by the multilevel structure of the washing machine (3) and the exponential increase of the removal rate of dislodging by the multilevel structure of the dislodging unit reduce the existence density of the impurity substance exponentially in multiplication.
洗浄機（３）の多段構造による洗浄の洗浄率のエキスポーネンシャルな増大と除去器の多段構造による除去の除去率のエキスポーネンシャルな増大は、相乗的にエキスポーネンシャルに不純物質の存在密度を減少させる。 - 特許庁 - Mutual correlation between a received symbol and a preamble pattern is calculated by a correlation operation part 21, and complex multiplication between its correlation output and delay output obtained by delaying the correlation output by a symbol delay circuit 22 is calculated by a complex multiplier 23.
受信シンボルとプリアンブルパターンとの相互相関を相関演算部２１で演算し、その相関出力と、当該相関出力をシンボル遅延回路２２で遅延した遅延出力との複素乗算を複素乗算器２３で演算する。 - 特許庁 - Output from an adder 14 represents a correction value and multipliers 15r, 15g and 15b multiply the input signal by the correction value to extend the luminance of the input signal and delivers the multiplication results as an output signal.
加算器１４の出力は補正値を示しており、乗算器１５ｒ、１５ｇ、および１５ｂは、入力信号に対して補正値を乗算することにより、入力信号の輝度を伸張し、乗算結果を出力信号として出力する。 - 特許庁 - To obtain an antenna system consisting of element antennas, a receiver, an analog/digital converter circuit, a weight multiplication circuit, and a digital adder circuit that has an array directivity with low side lobes where a null point is formed in a direction of an undesired wave arrival angle.
素子アンテナと受信機とアナログ／ディジタル変換回路とウェイト乗算回路とディジタル加算回路で構成するアンテナ装置において、不要波到来角度方向へナル点を形成する低サイドローブ化したアレー指向性を有するアンテナ装置を得る。 - 特許庁 - This semiconductor avalanche photodetector is provided with an undoped multiplication layer (14), a thin undoped light absorbing layer (16) and a doped waveguide layer (17) which is separate from the light absorbing layer for coupling incident light into the light absorbing layer.
アンドープの増幅層（１４）と、薄いアンドープの光吸収層（１６）と、前記光吸収層から分離され、入射した光を光吸収層に結合するドープした導波路層（１７）とを有することを特徴とする半導体アバランシェホトダイオード。 - 特許庁 - A multiplier 11 multiplies the transmission signal S(t) before the predistortion compensation processing by the part output from the LUT 101, and an HPA 14 amplifies the signal obtained through the multiplication by the multiplier 11 and outputs the signal after amplification.
乗算器１１は、ＬＵＴ１０１から出力された部分を、前置歪み補償処理前の送信信号Ｓ（ｔ）に乗算し、ＨＰＡ１４は、乗算器１１により乗算して得られた信号を増幅し、増幅後の信号を出力する。 - 特許庁 - An ellipsis scalar multiple operation device stores previous operation result (Z_2') generated when being multiplied concerning a certain multiplier (e.g. Z_2), and reutilizes the previous operation result (Z_2') already generated when performing polynominal expression multiplication concerning the same multiplier (Z_2) as the multiplier.
ある乗数（例えばＺ_２）について乗算する際に生成された事前演算結果（Ｚ_２’）を記憶しておき、その乗数と同一の乗数（Ｚ_２）について多項式乗算をする際に既に生成されたその事前演算結果（Ｚ_２’）を再利用する。 - 特許庁 - To provide a frequency multiplication circuit which has a function for outputting a differential signal with a frequency that is two times as high as a frequency of an input differential signal, whose circuit scale is reduced with a simple configuration and which does not require phase adjustment of the input differential signal.
入力差動信号の周波数の２倍の周波数の差動信号を出力する機能を有し、簡単な構成で、回路規模を縮小でき、入力差動信号の位相調整を必要としない周波数逓倍回路を提供する。 - 特許庁 - A multiplication part 123 multiplies an arithmetic result of the subtraction part 121 and that of the division part 122 to calculate an approximate value of b(x-Mx), and My is added by an addition part 124, and thus an estimated value corresponding to the signal 2 is obtained.
乗算部１２３が減算部１２１の演算結果と除算部１２２の演算結果を乗算してｂ（ｘ−Ｍｘ）の近似値が算出され、加算部１２４によってＭｙが加算されて、信号２に対応する推定値が求められる。 - 特許庁 - Also, the need of a complicated circuit like a multiplication circuit is eliminated and the circuit constitution is simplified.
Ａ／Ｄ変換部３４のｎ個の出力に利得選択信号の各ビットに対応したビットシフトで重み付けをして加算し、利得制御信号として出力するので、乗算回路のような複雑な回路が不要となり、回路構成を簡単にすることができる。 - 特許庁 - Here, circuits in a CCD multiline sensor 100 are provided on the same semiconductor chip, and time other than integration time is reduced to the utmost, without depending on an external controller 200 on the level decision of a monitor output and the gain setting of the multiplication circuit, as in the conventional practice.
ここで、ＣＣＤマルチラインセンサ１００内の回路を同一半導体チップ上に設け、従来のようにモニタ出力のレベル判定や増倍回路のゲイン設定を外部制御装置２００に頼らず、積分時間以外の時間を最短にする。 - 特許庁
