「Multiplication」を含む例文一覧(2237)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 44 45 次へ＞- MASKED MONTGOMERY MODULAR MULTIPLICATION METHOD AND ASSOCIATED DEVICE
マスキングされたモンゴメリーのモジュラー乗算方法及び関連装置 - 特許庁 - A maximum value searcher 208 searches a maximum value for the multiplication result.
最大値検索部208は、乗算結果の最大値を検索する。 - 特許庁 - A multiplication counter 105 generates a multiplication clock of an integral multiple of a frequency till the next pulse based on the pulse interval of this time.
逓倍カウンタ１０５は今回のパルス間隔を基にして次のパルスまでに整数倍の周波数の逓倍クロックを生成する。 - 特許庁 - This method to execute multiplication in a processing core is disclosed.
処理コアにおいて乗算を実行する方法が開示される。 - 特許庁 - A multiplication processing unit 13 executes multiplication between a symbol data, representing each symbol value in a symbol data sequence configured by multi-value symbols, each including in a value region a predetermined pair of a positive value and a negative value mutually having equal absolute value, and the multiplication value determined by the multiplication value decision unit 12.
乗算処理部１３は、絶対値が等しい所定の正値と負値の組を値域に含んだ多値シンボルで構成されるシンボルデータ列における各シンボル値を表すシンボルデータと、乗算値決定部１２にて決定された乗算値との乗算を実行する。 - 特許庁 - A specialized processing block for a programmable logic device incorporates a fundamental processing unit that performs a sum of two operations of multiplication by adding partial products of both of the two operations of multiplication, without computing the individual multiplication.
プログラマブルロジックデバイスのための特殊処理ブロックは、個々の乗算を計算せずに両方の乗算の部分積を加算して、２つの乗算の合計を実行する基本処理ユニットを組み入れる。 - 特許庁 - A weight multiplication section 2 monitors level fluctuations or phase shift of an output of the correlator 1 to apply weighting of amplitude multiplication or phase amount multiplication to the correlation value in response to a result of monitoring.
重み乗算部２は、相関器１出力のレベル変動または位相変移を監視し、その監視結果に応じて相関値に対して振幅乗算または位相量乗算の重み付けを行う。 - 特許庁 - A multiplication unit generates decoded multiplication data by adding decode data of the plurality of partial multiplication results generated by the input value generation unit for each decode unit of a corresponding digit.
乗算部は、入力値生成部によって生成された複数の部分乗算結果のデコードデータを、対応する桁のデコード単位ごとに加算することによって、デコードされた乗算データを生成する。 - 特許庁 - Infants and lower-grade children can visually comprehend addition, subtraction, and multiplication as the amount of lighting of lamps by manipulating channel selector switches of the computing device with their own hands and, as for multiplication, multiplication tables are notified by voice.
幼児や低学年の児童が自分の手で、足し算、引き算、掛け算をチャンネル式スイッチを操作してランプの点灯の量として視覚で捉え、また掛け算は九九を音声で知らせる。 - 特許庁 - A doubling multiplication section 9 doubles an output signal S3 from the BPF 8.
逓倍部９は、ＢＰＦ８の出力信号Ｓ３を２逓倍する。 - 特許庁 - To quickly execute a remainder arithmetic operation and a multiplication remainder arithmetic operation or the like.
剰余演算、乗算剰余演算等を高速に実行する。 - 特許庁 - The multiplication factor changes depending upon a mixture ratio of Me-PTC and PhEt-PTC of which the photocurrent multiplication layer 2 is composed.
増倍率は、光電流増倍層２を構成するＭｅ−ＰＴＣとＰｈＥｔ−ＰＴＣの混合比率に依存して変化する。 - 特許庁 - A factor memory 7 outputs a multiplication factor of the multiplier 1.
係数記憶部７は、乗算器１の乗算係数を出力する。 - 特許庁 - A multiplication block 20 finds a multiplication value w.xi using the delay time di of an input pulse xi based on a coupling coefficient w.
乗算ブロック２０は、入力パルスｘ_i の遅延時間ｄ_i を用い、結合係数ｗに基づいて乗算値ｗ・ｘ_i を求める。 - 特許庁 - ELECTRONIC COMPUTER FOR CHECKING MULTIPLICATION BY USING MATHEMATICAL LAW
数学の法則を利用して掛け算の検算をする電子計算機 - 特許庁 - To detect irregular processing of computing device in a secret computation of multiplication.
乗算の秘密計算での計算装置の不正処理を検知する。 - 特許庁 - To set the multiplication factor of a photocurrent multiplying device to a desired value.
光電流増倍装置の増倍率を所望の値に設定する。 - 特許庁 - DEVICE FOR MANUFACTURING BACTERIA MULTIPLICATION CONTROL SAND AND ITS MANUFACTURING METHOD
細菌増殖抑制砂の製造装置およびその製造方法 - 特許庁 - Complex multiplication is applied between the I, Q signals and a recovered carrier.
このＩ，Ｑ信号と再生キャリアとの複素乗算を行なう。 - 特許庁 - PROCESSING DEVICE AND METHOD USING COPROCESSOR UTILIZING MONTGOMERY MULTIPLICATION
モンゴメリ乗算を用いるコプロセッサを使用する演算装置及び方法 - 特許庁 - To provide a scan test circuit with a multiplication circuit for performing a test by changing the speed of a clock by N-multiplication, and to provide a scan test method.
クロックのスピードをＮ逓倍変化させてテストを行う逓倍回路を設けたスキャンテスト回路およびスキャンテスト方法を提供する。 - 特許庁 - To execute an integer multiplication operation using multimedia basic commands.
マルチメディア基本命令を使用して整数乗算演算を実行する。 - 特許庁 - METHOD FOR ENCODING CELL BY MULTIPLICATION CODE FOR SATELLITE APPLICATION
衛星アプリケーション用の積符号によって、セルを符号化する方法 - 特許庁 - An identification device 106 applies hard discrimination to the result of multiplication.
識別器１０６は、乗算結果に対して硬判定を行う。 - 特許庁 - To achieve multiplication in a Galois extension field by a small circuit scale.
ガロア拡大体における乗算を小さな回路規模で実現する。 - 特許庁 - This provides a fuel assembly with an infinite multiplication factor of 1.0 or less.
無限増倍係数が1.0以下の核燃料集合を提供する。 - 特許庁 - The filter multiplication circuit has a delay to the primary signal route.
フィルタ乗算回路は、１次信号経路に対して遅延を有する。 - 特許庁 - To reduce power consumption and enhance computation speed in the modulus multiplication operation of a Montgomery modulus multiplication module.
モンゴメリーモジュラス掛け算モジュールのモジュラス掛け算動作での電力消費を減少させ、計算速度を増加させる方法が提供される。 - 特許庁 - To provide a multiplication circuit for constantly maintaining an output level, an oscillation circuit for which this multiplication circuit is used and radio communication equipment.
出力レベルを一定に保つことが可能な逓倍回路、この逓倍回路を用いた発振回路、並びに無線通信装置を提供する。 - 特許庁 - Sign extension includes applying a sign bit to a booth multiplication tree and enables booth multiplication processing to execute a sign extension step.
符号拡張は、ブース乗算ツリーに符号ビットを適用することを含み、ブース乗算処理が符号拡張ステップの実行を可能にする。 - 特許庁 - IMUL carries out a signed integer multiplication in a manner similar to MUL
IMULは,MULと類似した方式で,符号付き整数乗算を実行する - コンピューター用語辞典 - Multipliers 100-107 perform two-input multiplication, respectively.
乗算器１００〜１０７は、それぞれ２入力の乗算を行う。 - 特許庁 - To simplify the circuit scale of a multiplication circuit of two's complement display numbers.
２の補数表示数の乗算回路の回路規模を簡素化する。 - 特許庁 - ULTRA-HIGH SPEED AND LOW-VOLTAGE DRIVEN AVALANCHE MULTIPLICATION PHOTODETECTOR
超高速・低電圧駆動アバランシェ増倍型半導体受光素子 - 特許庁 - METHOD FOR GENERATING KEY CODE INCLUDING MULTIPLE DEPRESSION USING PRIME NUMBER AND MULTIPLICATION
素数と乗算を用いた多重押しを含むキーコード生成方法 - 特許庁 - To reduce the hardware quantity of a multiplication device which divides the multi plier of n-bits into M bits and outputs a final multiplication result by executing multiplication for M-times in a multiplication device which divides multiplier n-bits into plural pieces of bits at the time of multiplying the multiplier of n-bits and a multiplicand, executes multiplica tion plural times and outputs the final multiplication result.
ｎビットの乗数と被乗数との乗算に際して乗数ｎビットを複数個に分割し、複数回の乗算を行って最終的な乗算結果を出力する乗算装置に関し、ｎビットの乗数をＭ個に分割してＭ回の乗算によって最終的な乗算結果を出力する乗算装置のハードウエア量を削減する。 - 特許庁 - On the basis of the prediction cycle Te and a multiplication cycle t_pR of the final multiplied pulse between the previous encoder terms, each of the multiplied pulses is then generated so as to linearly change the multiplication cycle from the multiplication cycle t_pR to the multiplication cycle of the final multiplied pulse.
そして、この予測周期Ｔｅと、直前のエンコーダ周期間における最終の逓倍パルスの逓倍周期ｔ_pRとに基づき、この逓倍周期ｔ_pRから今回生成する最終の逓倍パルスの逓倍周期まで、逓倍周期が直線的に変化するように、各逓倍パルスを生成する。 - 特許庁 - A distortion compensation superlattice multiplication layer 103 is used as a superlattice multiplication layer, thus thinning the film thickness of the superlattice multiplication layer without decreasing a multiplication rate and increasing the dark current, quickening a response speed, and, in addition, reducing an operating voltage.
超格子増倍層として歪み補償超格子増倍層１０３を用いることにより、増倍率を低下させることなく、さらには暗電流を増やすことなく、超格子増倍層の膜厚を薄くすることが可能となり、応答速度を速くできる上に動作電圧も低くできる。 - 特許庁 - The optical black level of the electron multiplication type solid-state imaging device is detected, the electron multiplication control voltage of the electron multiplication type solid-state imaging device is set on the basis of the optical black level, the sensitivity of the electron multiplication type solid-state imaging device is corrected, and thus white balance is controlled.
電子増倍型固体撮像素子のオプティカルブラックレベルを検出し、このオプティカルブラックレベルに基づいて、電子増倍型固体撮像素子の電子増倍制御電圧を設定し、電子増倍型固体撮像素子の感度を補正することでホワイトバランス制御を行うようにする。 - 特許庁 - This device executes at least analog multiplication and analog convolutional processing in multiplication/convolution/multiplication(MCM) algorithm or convolution/multiplication/convolution(CMC) algorithm and executes Fourier transformation for demodulation and/or inverse Fourier transformation from modulation in an analog processing stage.
乗算／畳み込み／乗算（ＭＣＭ）アルゴリズム又は畳み込み／乗算／畳み込み（ＣＭＣ）アルゴリズムにおける少なくともアナログ乗算処理及びアナログ畳み込み処理を実行し、これにより復調のためのフーリエ変換及び／又は変調のための逆フーリエ変換をアナログ処理段で実行する。 - 特許庁 - In the printing machine that prints to-and-fro by using pulse in which position encoder output is multiplied, a multiplication encoder control circuit has a circuit which makes it possible to select a multiplication circuit by using a drive control signal and corrects a multiplication signal starting position by using non multiplication signal.
印字領域に関して、位置エンコーダー出力を逓倍したパルスを用いて往復印字する印刷機において、駆動制御信号を用いて逓倍回路を選択可能にし、非逓倍信号を用いて逓倍信号開始位置の補正を行う回路を有したことを特徴とする逓倍エンコーダー制御回路。 - 特許庁 - Moreover, the DLL circuit is provided with a definite multiplication clock generator generating a definite multiplication clock N11 and a selecting circuit 32 selecting either of a supply clock N10 or the definite multiplication clock N11 and outputting it as the reference clock.
更に、定倍クロックＮ１１を生成する定倍クロック発生器と、供給クロックＮ１０または定倍クロックＮ１１のいずれかを選択して基準クロックとして出力する選択回路３２とを有する。 - 特許庁 - From them, a coefficient, New Factor, for multiplication for the reception signal is calculated.
それらから、受信信号に乗算される係数NewFactorが演算される。 - 特許庁 - To let the coset operating device execute cryptographic operation including residue multiplication at a high speed, and also to contract a program size of the cryptographic operation including the residue multiplication.
剰余乗算を含む暗号処理を高速に実行させると共に、剰余乗算を含む暗号処理のプログラムサイズを縮小させる。 - 特許庁 - At the time of gain adjustment, the multiplication gain setting part 41 adjusts the multiplication gain based on the comparison result by the standard deviation comparator 36.
増倍ゲイン設定部４１は、ゲイン調整時において、標準偏差比較部３６による比較結果に基づいて増倍ゲインを調整する。 - 特許庁 - Concerning butterfly calculation, at least one complex multiplication and addition are executed S24 and the number of times of complex multiplication is limited by two factors.
バタフライ計算は少なくとも１つの複素掛け算及び足し算を実行Ｓ２４し、二つのファクタで複素掛け算の回数を制限する。 - 特許庁 - The foaming multiplication of the formed acrylic resin layer 2 is less than three times.
発泡アクリル系樹脂層２の発泡倍率は３倍未満である。 - 特許庁 - FREQUENCY MULTIPLIER AND MULTIPLICATION METHOD FOR ADJUSTING DUTY CYCLE OF CLOCK
クロックのデューティサイクルを調整できる周波数逓倍器及び逓倍方法 - 特許庁 - MULTIPLICATION REFLECTION TYPE RADIO WAVE MARKER, MARKER DETECTOR, MARKER SYSTEM, AND TRAFFIC SYSTEM
逓倍反射式電波マーカ、マーカ検出器、マーカシステム、及び、交通システム - 特許庁 - A time-frequency component multiplying unit 13 provides a multiplication value Gf to the X2 (f, t).
時間周波数成分乗算部13は、X2(f,t)に乗算値Gfを付与する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
