「Multiplication」を含む例文一覧(2237)

＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 44 45 次へ＞
  • A radio resource assignment section 38 forms a time slot by the frequency multiplication of a plurality of subchannels, and at the same time, forms a frame by the time multiplication of a plurality of the time slots.
    無線リソース割当部３８は、複数のサブチャネルの周波数多重によってタイムスロットを形成しながら、複数のタイムスロットの時間多重によってフレームを形成する。 - 特許庁
  • For example, in the step 2, the multiplication (M←T2×T3) using a multiplication means and the remainder calculation (T4←M mod p) using a remainder calculation means are performed at the same time.
    例えば、ステップ２では、乗算手段による乗算（Ｍ ← Ｔ２×Ｔ３）と、剰余算手段による剰余算（Ｔ４ ← Ｍ ｍｏｄ ｐ）とを、同時に実行している。 - 特許庁
  • An output of the integral gain multiplication part 46 is inputted into an integral element 48.
    積分ゲイン乗算部４６の出力は、積分要素４８に入力される。 - 特許庁
  • METHOD AND CIRCUIT FOR FOUR-FOLD FREQUENCY MULTIPLICATION AND ELECTRONIC DEVICE USING THE SAME
    周波数４逓倍方法、周波数４逓倍回路、およびそれを用いた電子装置 - 特許庁
  • An adding unit 15 adds a multiplication result DM, and creates an image signal Dout.
    加算部１５は、乗算結果ＤＭを加算して、映像信号Ｄoutを生成する。 - 特許庁
  • To provide an improved method of determining the gain of an electron multiplication CCD.
    電子増倍ＣＣＤの利得を求める改善された方法を提供すること。 - 特許庁
  • To correct influences of multiplication distortion and addition distortion, on the basis of noise or the like.
    雑音などに基づく乗法性歪や加法性歪の影響を補正する。 - 特許庁
  • A multiplication section 125 multiplies the candidate S_n' of the symbol value that is stored in a memory 124 by a transmission line estimation value f_k, and outputs a multiplication result S_nk' to a calculation section 126.
    乗算部１２５は、メモリ１２４に記憶されているシンボル値の候補Ｓ_n´と伝送路推定値ｆ_kとを乗算し、乗算結果Ｓ_nk´を算出部１２６に出力する。 - 特許庁
  • Thus, even if the precision of the detection frame timing is slightly deteriorated, an element based on the multiplication in exact frame timing is included in the multiplication result.
    これにより、検出フレームタイミングの検出精度が多少悪くても、この乗算結果には正確なフレームタイミングにおける乗算に基づく要素が含まれることになる。 - 特許庁
  • The reverse gamma correcting circuit 5 determines the value of α according to the multiplication coefficient (n).
    逆ガンマ補正回路５は、乗算係数ｎに基づいてαの値を決定する。 - 特許庁
  • A multiplication circuit 10 is provided with a selector circuit 15 which selects and outputs an input clock signal CLK, and a clock signal carried out m-fold multiplication of the input clock signal CLK.
    逓倍回路１０は、入力クロック信号ＣＬＫと入力クロック信号ＣＬＫをｍ逓倍したクロック信号とを選択して出力するセレクタ回路１５を備える。 - 特許庁
  • This device comprises a floating point unit 50 comprising standard multiplication/accumulation units (MAC) 51 and 52 executing a multiplication/accumulation operation on plural data-type formats.
    本発明の装置は、複数のデータ型フォーマット(15,16)に対して乗算累算演算を実行できる標準乗算累算ユニット(MAC)(51,52)を含む浮動小数点ユニット(50)を含む。 - 特許庁
  • COSINE TRANSFORMATION AND QUANTIZATION DEVICE, MULTIPLICATION OPERATION SAVING METHOD FOR IMAGE COMPRESSION DEVICE, INVERSE QUANTIZATION AND INVERSE COSINE TRANSFORMATION DEVICE AND MULTIPLICATION OPERATION SAVING METHOD FOR IMAGE DECOMPRESSION DEVICE
    コサイン変換と量子化装置、影像圧縮装置の乗法演算節減方法、逆量子化と逆コサイン変換装置、及び影像減圧装置の乗法演算節減方法 - 特許庁
  • METHOD AND DEVICE FOR PAIR-DOWN MULTIPLICATION AND COMPUTER-READABLE RECORDING MEDIUM
    ペアダウン乗算方法及びペアダウン乗算装置並びにコンピュータ可読記録媒体 - 特許庁
  • A left shift by n bits is equivalent to multiplication by pow(2, n) without overflow check.
    n ビットの左シフトは、オーバフローチェックを行わないpow(2, n) による乗算と等価です。 - Python
  • The control section 8 is provided with a multiplication number changing section 16 and a change permission determining section 15.
    制御部８は、逓倍数変更部１６と、変更許可判定部１５を備える。 - 特許庁
  • A moving average calculating part 26 calculates the average value of plural continuous multiplication values.
    移動平均計算部２６は連続する複数の乗算値の平均値を求める。 - 特許庁
  • In a second method for adjusting a frequency, a difference between the temporary multiplication number and the desirable multiplication number is determined by extracting a beat component included in sampled image data.
    周波数調整の第２の方法では、サンプリングした画像データに含まれるビート成分を抽出することによって、仮逓倍数と望ましい逓倍数の差を決定する。 - 特許庁
  • The decision unit determines an emission intensity of a light source from a maximum value of multiplication results calculated for a plurality of sub-regions corresponding to the light source by the multiplication unit.
    決定部は、光源に対応する複数の小領域に対して乗算部が算出した乗算結果の最大値から、光源の発光強度を決定する。 - 特許庁
  • In the millimeter-wave band transmitter not using a millimetric wave band PIN diode, level of harmonics being generated is increased, when a bias regulator 30 for a millimeter-wave band multiplication diode imparts a bias to the millimeter-wave band multiplication diode, such that a microwave band signal applied to the millimeter-wave band multiplication diode 420 operates in the nonlinear characteristics region of the millimetric wave band multiplication diode.
    この発明のミリ波帯ＰＩＮダイオードを使用しないミリ波帯送信機は、ミリ波帯逓倍ダイオード４２０に印加されるマイクロ波帯信号がミリ波帯逓倍ダイオードの非直線領域で動作するように、ミリ波帯逓倍ダイオード用バイアス調整器３０がミリ波帯逓倍ダイオードにバイアスを与えれば、発生する高調波のレベルは大きくなる。 - 特許庁
  • Scalar multiplication computing sections 115 and 135 of a computer A101 and a computer B121, in processing scalar multiplication for computing a scalar multiplication point from a scalar value and a point on the elliptic curve, execute τ multiplication and addition on the elliptic curve in a specific order independently of the scalar value by using a prior-calculation table created independently of the scalar value.
    コンピュータＡ１０１及びコンピュータＢ１２１において、スカラー倍計算部１１５，１３５は、スカラー値及び楕円曲線上の点からスカラー倍点を計算するスカラー倍計算の処理において、スカラー値とは独立に作成した前計算テーブルを用いて、楕円曲線上のτ倍算と加算を、スカラー値とは独立に一定の順序で実行する。 - 特許庁
  • To appropriately set a suppression magnitude of a noise component in noise suppression of multiplication type.
    乗算型の雑音抑圧において雑音成分の抑圧強度を適切に設定する。 - 特許庁
  • To provide a multiplication circuit and a division circuit each with very simple configuration.
    本発明は、非常に簡単な構成により、乗算回路、除算回路を実現する。 - 特許庁
  • To allow operation on a low local power while avoiding dropping of an output of multiplication signal.
    乗算信号の出力の低下を回避しつつ、低いローカルパワーで作動可能とする。 - 特許庁
  • ELECTRICAL QUANTITY MULTIPLICATION/AUGMENTING APPARATUS, MAGNETIC FIELD AND MAGNETIC POLE LINE, STEEL LUMP RUNNER DRIVING POWER GENERATION SYSTEM
    電気量増殖増大装置・磁場と磁極ライン・鉄塊ランナー疾走発電システム - 特許庁
  • Herein, a multiplication value V between a value for the change-over function σ and a differential value σdot for the σ is computed.
    ここで、切換関数σの値とσの微分値σdotとの乗算値Ｖを演算する。 - 特許庁
  • An h-ary operation section 35 calculates k-multiplication of the point P in h-ary system wherein the h-multiplication of the point P by an h-multiplication operation section 36 and the addition of integral multiple points equal to or less than (h-1)-folds with respect to the point P by an addition operation section 38 are combined.
    ｈ進法演算部３５は、ｈ倍算演算部３６による点Ｐのｈ倍算と、加算演算部３８による点Ｐの（ｈ−１）倍以下の整数倍点の加算を組み合わせたｈ進法により、点Ｐのｋ倍算を計算する。 - 特許庁
  • To provide a method, device and program means for executing a code multiplication processing.
    符号乗算処理を実行する方法、装置及びプログラム手段を提供すること。 - 特許庁
  • METHOD AND DEVICE FOR CARRYING OUT MULTIPLICATION OR DIVISION OPERATION IN ELECTRONIC CIRCUIT
    電子回路中で乗算演算または除算演算を行う方法およびその装置 - 特許庁
  • Shifters Z1, Z2, Z3, Z4 shift the multiplication and accumulation result data of the respective columns.
    シフト器Ｚ１、Ｚ２、Ｚ３、Ｚ４は、それら各列の積和結果データを各々シフトする。 - 特許庁
  • A multiplication circuit 18 multiplies the bit clock BCK by N to generate a system clock PLLCK.
    逓倍回路１８は、ビットクロックＢＣＫをＮ逓倍してシステムクロックＰＬＬＣＫを生成する。 - 特許庁
  • To obtain an imaged picture signal having high S/N by shortening an electron multiplication drive time.
    電子増倍駆動時間の短時間化を図り高Ｓ／Ｎの撮像画像信号を得る。 - 特許庁
  • The rotation detector 1 has a multiplication means 4 for multiplying an output pulse of a sensor 3.
    回転検出装置１は、センサ３の出力パルスを逓倍する逓倍手段４を有する。 - 特許庁
  • Then adder 28 sums the results of multiplication to calculate a partial correlation value.
    そして、乗算結果を加算器２８にて足し合わせ、部分的な相関値を算出する。 - 特許庁
  • To rightly set the multiplication factor of an avalanche photodiode (APD) at a required value.
    アバランシェフォトダイオード（ＡＰＤ）の増倍率を所望値に正しく設定できるようにする。 - 特許庁
  • The multiplication processing of the wobbling signal and the phase comparison signal is made by a multiplier 52.
    ウォブリング信号と位相比較信号との乗算処理を、乗算器５２で行なう。 - 特許庁
  • These digitized I and Q signals are multiplied by the reproduced carrier to perform complex multiplication.
    このデジタル化したＩ，Ｑ信号に再生キャリアを乗算して複素乗算を行なう。 - 特許庁
  • Such a processing is repeated n/2 times, and totaling of the multiplication value is performed in a totaling circuit 6.
    このような処理をｎ／２回繰り返して乗算値を累算回路６で累算する。 - 特許庁
  • Thus, as described above, it is possible to realize a phasor signal conversion circuit which does not use a multiplication circuit.
    以上により乗算回路を使用しないフェーザー信号変換回路が実現出来る。 - 特許庁
  • To provide a method capable of accurately measuring an electron multiplication factor.
    電子増倍率を正確に測定可能な電子増倍率の測定方法を提供する。 - 特許庁
  • The mirror multiplication capacitor is comprised of: a capacitance multiplication amplifier the input terminal of which is connected to the output-side terminals of the resistors rd1, rd2; and capacitors cd1, cd2 provided between the input terminal and an output terminal of the capacitance multiplication amplifier.
    ミラー増倍容量は、入力端子が抵抗ｒｄ１，ｒｄ２の出力側の端子に接続された容量増倍用アンプと、容量増倍用アンプの入力端子と出力端子との間に設けられた容量ｃｄ１，ｃｄ２とから構成される。 - 特許庁
  • In a third multiplication part 22, "a value 3" is determined by multiplying the "value 2" by the predetermined constant 8.
    第三乗算部２２で「値２」に所定の定数８を乗算して「値３」を求める。 - 特許庁
  • A sign bit allows the Booth multiplication process to perform a sign extension step.
    符号ビットは、ブース乗算処理が符号拡張ステップを実行することを可能にする。 - 特許庁
  • The multiplier register (302) includes a first binary digit and is connected with the multiplication/application core (320).
    乗算器レジスタ(302)は第１の２進数を含み、乗算累算コア(320)に接続されている。 - 特許庁
  • TRANSMISSION AND RECEPTION METHOD FOR ARRAY ANTENNA AND FREQUENCY MULTIPLICATION SYSTEM MILLIMETER WAVE TWO-DIMENSIONAL VIDEO DEVICE
    アレイアンテナの送受信方法および周波数逓倍方式ミリ波二次元映像装置 - 特許庁
  • The multiplication number of transmission signals to be transmitted by each sub-carrier is selected in each sub-carrier.
    各サブキャリアで送信する送信信号の多重数を各サブキャリアごとに選定する。 - 特許庁
  • MULTIPLEXER CIRCUIT AND LATCH CLOCK GENERATING CIRCUIT FOR PARALLEL-SERIAL CONVERSION FOR MULTIPLICATION
    多重化回路及びその多重化のための並直列変換用ラッチクロック生成回路 - 特許庁
  • The first amplifier 20 generates a signal based on the multiplied charges from the multiplication register.
    第１のアンプ２０は、増倍レジスタからの増倍された電荷に基づく信号を生成する。 - 特許庁
  • A 32-bit value multiplication method includes the decomposition of respective multiplicands into 16-bit components.
    ３２ビット値乗算法は、各被乗数を１６ビット成分に分解することを含む。 - 特許庁
  • A multiplication circuit 16 (16R, 16G and 16B) multiplies the R, G and B signals by the gain amount.
    乗算回路１６（１６Ｒ、１６Ｇ、１６Ｂ）は、Ｒ、Ｇ、Ｂ信号にゲイン量を掛ける。 - 特許庁
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 44 45 次へ＞

例文データの著作権について