「N layer」を含む例文一覧(6825)
＜前へ 1 2 .... 124 125 126 127 128 129 130 131 132 .... 136 137 次へ＞- The first gate stack is disposed on a first device region (e.g., n-FET device region) in a semiconductor board, and at least includes a gate dielectric layer 14, a metal gate conductor 16, and a silicon-containing gate conductor 18 that are laminated in increasing order.
第１のゲート・スタックは、半導体基板内の第１のデバイス領域（例えば、ｎ−ＦＥＴデバイス領域のような）の上に配置され、少なくとも、下から上に、ゲート誘電体層、金属ゲート導体及びシリコン含有ゲート導体を含む。 - 特許庁 - The liquid crystal display device includes a liquid crystal display panel, the polarizer assembly including a polarizer and a compensation film, and an adhesive layer adhering the polarizer assembly to the liquid crystal display panel and having an exfoliation force of 16-28 N/25 mm.
本発明による液晶表示装置は、液晶表示パネルと、偏光板と補償フィルムとを含む偏光板アセンブリと、偏光板アセンブリを液晶表示パネルに接着させ、１６〜２８Ｎ／２５ｍｍの剥離力を有する粘着層と、を含む。 - 特許庁 - The integrated optical device includes, as part of a silicon core 101 constituting a rib waveguide, an optical modulation section 105 having a p-type semiconductor region 103 and an n-type semiconductor region 104 fabricated in a slab layer 102 interposing the silicon core 101.
リブ型導波路を構成しているシリコンコア１０１の一部において、シリコンコア１０１を挟むようにスラブ層１０２に形成されたｐ型半導体領域１０３およびｎ型半導体領域１０４を備える光変調部１０５を備える。 - 特許庁 - In the method, an n-type single-crystal silicon wafer 21 is placed on a first placing surface 50A of a first substrate tray 50 covered by an i-type amorphous silicon layer 28, in a step of forming an HIT-structure.
本実施形態に係る太陽電池の製造方法では、ＨＩＴ構造の形成工程において、ｎ型単結晶シリコンウェハ２１は、ｉ型非晶質シリコン層２８によって覆われた第１基板トレー５０の第１載置面５０Ａ上に載置される。 - 特許庁 - To provide an optical information recording medium having a high reflectance (initial reflectance) and a high C/N and, further, being provided with a recording layer having a low jitter value formed by a hole making method on which a recording mark is formed by irradiation with a laser beam.
反射率（初期反射率）が高く、高Ｃ／Ｎ比を有し、さらには低ジッター値を有するレーザー光の照射によって記録マークが形成される孔開け方式による記録層を備えた光情報記録媒体を提供すること - 特許庁 - The break down voltage of a body contact diode region 13, in which a body contact region 12 and n-type semiconductor layer 3 form a pn junction, is smaller than that of a MOSFET region 14 forming a MOSFET structure.
ボディコンタクト領域１２とｎ形半導体層３とでｐｎ接合が形成されたダイオード構造を構成するボディコンタクトダイオード領域１３の耐圧を、ＭＯＳＦＥＴ構造が構成されたＭＯＳＦＥＴ領域１４の耐圧よりも小さくしてある。 - 特許庁 - The metal reflecting film 15 is used as a heater at annealing for improving the degradation performance of the p-n junction, also is used as the reflecting film for converging the irradiation infrared rays on the infrared-absorbing layer 13 for sensitivity intensifying reflecting film.
前記金属反射膜１５は、ｐｎ接合ダイオードの特性劣化の改善のためのアニール時の発熱体として用いると共に、照射赤外線を前記赤外線吸収層１３に集光して感度を高める反射膜としても使用する。 - 特許庁 - The key K1 is synthesized with m-bit key K11 of one bit or more, a synthetic key K larger than n-bit is generated, the data is encrypted again by a relay first layer encryption part 24 using the synthetic key K and transmitted to a receiving side device 3.
前記鍵Ｋ１と、１ビット以上のｍビットの鍵Ｋ１１とを合成しｎビットより大きい合成鍵Ｋを生成し、それを用いて再びデータを中継第１層暗号化部２４によって暗号化し、受信側装置３に伝送する。 - 特許庁 - A process of injecting polymerizable composition into a hollow tube, thereafter, polymerizing the composition so as to form a layer is repeatedly carried out, and first to n-th layers 30 to 33 having high/low distribution of refractive index are successively formed from the outside of the diameter to the center.
中空管の中に重合性組成物を注入後、重合させて層を形成させる工程を繰り返し行い、径の外側から中心に向かって屈折率の高低分布を有する第１〜第ｎ層３０〜３３を順に形成する。 - 特許庁 - The wiring electrodes and the substrate electrodes are bonded through a bonding material such as solder, etc. Preferably the bonding material has a lower tensile strength than those of the substrate electrode and the wiring electrode and is a solder material or it has an insulation layer in the gap between the n-type and p-type rod-like elements.
望ましくは接合部材は基板電極と配線電極に比べ、引っ張り強度が低い、さらに接合部材はハンダ材料である、あるいはｎ型棒状素子とｐ型棒状素子との間隙には絶縁層を有する。 - 特許庁 - To provide a magnetoresistive effect element, a magnetoresistive effect head, a magnetoresistive conversion system, and a magnetic recording system, wherein a sense current is prevented from flowing to a vertical bias layer, noise is little in a reproduction waveform, and a S/N ratio and a bit error rate are execellent.
センス電流が縦バイアス層に流れることを防止し、再生波形のノイズが少なく、（Ｓ／Ｎ）比及びビットエラーレートが良好な磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気抵抗変換システム及び磁気記録システムを提供する。 - 特許庁 - To solve a problem in which a current path through which minority carrier (hole) that is injected from a collector electrode flows is narrowed by a depletion layer located between a P-type body region and an N-type low- concentration drift region to increase a resistance (JFET resistance) component.
ｐ型ボディ領域とｎ型低濃度ドリフト領域との間の空乏層のためにコレクタ電極側から注入される少数キャリア（正孔）が流れる電流路が狭くなり、抵抗（ＪＦＥＴ抵抗）成分が大きくなってしまう。 - 特許庁 - In a transistor operating in a bipolar mode, a thickness of an N-type buffer layer 4 is set to 20 to 40 μm or preferably 40 μm, a peak concentration is set to 1×1015-1×1016 cm-3 or preferably 1×1016 cm-3.
バイポーラモードで動作するトランジスタにおいて、Ｎバッファ層４の層厚を２０μｍ〜４０μｍ、好ましくは４０μｍとし、ピーク濃度を１×１０^１５ｃｍ^−３〜１×１０^１６ｃｍ^−３、好ましくは１×１０^１６ｃｍ^−３とする。 - 特許庁 - The VCSEL 10A includes a GaAs substrate 100, an n-type lower DBR 102 formed on the substrate, an active region 104, a current constriction layer 108, a p-type upper DBR 106, and an annular p-side electrode 110.
ＶＣＳＥＬ１０Ａは、ＧａＡｓ基板１００と、基板上に形成されたｎ型の下部ＤＢＲ１０２と、活性領域１０４と、電流狭窄層１０８と、ｐ型の上部ＤＢＲ１０６と、環状のｐ側電極１１０とを有する。 - 特許庁 - On this semiconductor substrate (more accurately, on the n-type GaAs contact layer 5), a source electrode 6 and a drain electrode 7 are made of an AuGe/Ni/Au alloy, and additionally, an insulation film 8 (concretely, a SiO2 insulation film) is formed.
そして、この半導体基板上（より正確にはｎ型ＧａＡｓコンタクト層５）上に、ソース電極６及びドレイン電極７がＡｕＧｅ／Ｎｉ／Ａｕ合金で形成され、さらに、絶縁膜（具体的にはＳｉＯ___2絶縁膜）８が形成されている。 - 特許庁 - A nitride semiconductor quantum structure is formed which has an (n) or (i) type positive hole injection layer on a (p) type semiconductor substrate and includes at least indium and gallium at a long distance enough from the (p) type semiconductor substrate to inject positive holes.
ｐ型半導体基板上にｎ型あるいはｉ型の正孔注入層を備え、前記ｐ型半導体基板から正孔が注入されうる距離に、少なくともインジウムとガリウムとを含む窒化物半導体量子構造を形成する。 - 特許庁 - In this group III-V nitride compound semiconductor device, the material of the electrode 5 formed on the surface of an n-type layer 4 composed of a group III-V nitride compound semiconductor represented by a GaN compound semiconductor is a silicide alloy.
ＧａＮ系化合物半導体で代表されるＩＩＩ−Ｖ族窒化物系化合物半導体から成るｎ型層４の表面に形成される電極５の材料がシリサイド系合金であるＩＩＩ−Ｖ族窒化物系化合物半導体装置。 - 特許庁 - This semiconductor device 1 has grooves 16, the gate insulating films 17 formed on the surfaces of the grooves 16 respectively, gate electrodes 18 embedded in the grooves 16 respectively, and an N^+-type source diffusion layer 15 formed to be adjacent to the grooves 16.
この半導体装置１は、溝部１６と、溝部１６の表面上に形成されたゲート絶縁膜１７と、溝部１６に埋め込まれたゲート電極１８と、溝部１６に隣接するように形成されたＮ^＋型ソース拡散層１５とを備えている。 - 特許庁 - To achieve a semiconductor device including an n channel MIS transistor and a p channel MIS transistor formed on one substrate wherein resistances at a gate electrode and a diffusion layer hardly increase, and to provide its manufacturing method.
ｎチャネルＭＩＳトランジスタとｐチャネルＭＩＳトランジスタとが１つの基板に形成された半導体装置において、ゲート電極及び拡散層における抵抗が上昇しにくい半導体装置及びその製造方法を実現できるようにする。 - 特許庁 - Then, the shape of the magnetism sensor HP is made variable in response to the potential of these electrodes ED1, ED2, via the variation of the width of the depletion layer formed between an n-type semiconductor region 12 and the p-type electrodes ED1, ED2.
そして、Ｐ型の電極ＥＤ１およびＥＤ２とＮ型の半導体領域１２との間に形成される空乏層の幅変化を通じて、これら電極ＥＤ１およびＥＤ２の電位に応じて磁気検出部ＨＰの形状を可変とする。 - 特許庁 - The polyester film contains what is represented by formula (1), wherein n is an integer of 3 or more, and has a thickness of 20-100 μm, wherein the polyester film has a phosphorus content of 0.30-2.00 wt.% and a melting point of 247°C or more and includes a coating layer provided in a film production process.
下記式（１）を含有する、厚さ２０〜１００μｍのポリエステルフィルムであり、ポリエステルフィルム中のリン含有量が０．３０〜２．００重量％であり、２４７℃以上の融点を有し、フィルム製造工程内で設けられた塗布層を有する。 - 特許庁 - An N-side electrode 48 is exposed behind the common mesa 45 as a common counter electrode to the P-side electrodes 46, and provided on a contact layer 50 which extends from the rear end face of the laser stripes 44 in the direction of the laser stripes.
ｎ側電極４８が、ｐ側電極４６に対する共通対向電極として、共通メサ４５の背後で露出し、レーザストライプ４４の背後端面側からレーザストライプ方向に延在するコンタクト層５０上に設けられている。 - 特許庁 - The interface layer may be intentionally added with n-type or p-type impurities for the purpose of canceling the electrical effect of impurities including the compound semiconductor on the connection interface and oxides existing on the surface of Si.
この界面層には，接続界面の化合物半導体およびＳｉの表面に存在する酸化物をはじめとする不純物の電気的な影響を相殺する目的でｎ型またはｐ型の不純物が意図的に添加されていても良い。 - 特許庁 - This radiation-sensitive composition for forming the colored layer contains (A) a coloring agent, (B) an alkali-soluble resin, (C) a polyfunctional monomer, (D) a photopolymerization initiator, and (E) a specified imide compound represented by N-hydroxy phthalimide.
（Ａ）着色剤、（Ｂ）アルカリ可溶性樹脂、（Ｃ）多官能性単量体、（Ｄ）光重合開始剤、および（Ｅ）Ｎ−ヒドロキシフタルイミドに代表される特定のイミド化合物を含有することを特徴とする、着色層形成用感放射線性組成物。 - 特許庁 - The substantially relaxed nitride interlayers include aluminum and gallium and are conductively doped with an n-type dopant, and the layer of nitride semiconductor material including the plurality of nitride interlayers has a total thickness of at least about 2.0 μm.
前記実質的に緩和された窒化物中間層は、アルミニウム及びガリウムを含み、ｎ型ドーパントで導電的にドープされ、また前記複数の窒化物中間層を含む前記窒化物半導体材料の層は、少なくとも約２．０μｍの全厚を有する。 - 特許庁 - An electric field control electrode 10 connected to a gate electrode 8 through an insulating film 9 on semiconductor crystal is formed between the gate electrode 8 and a drain electrode 7 in the field effect transistor having an n-InGaP channel layer 3.
ｎ−ＩｎＧａＰチャネル層３を有する電界効果型トランジスタにおいて、ゲート電極８とドレイン電極７との間に半導体結晶の上部に絶縁膜９を介してゲート電極８と接続された電界制御電極１０を形成する。 - 特許庁 - The binder course 13 has 1000-2000 times/mm of dynamic stability, and the block layer 16 is formed by constructing an interlocking block 16a having flexural strength higher than 3.5 N/mm2 and having skid resistance higher than 60 BPN.
基層１３は動的安定度が１０００〜２０００回／ｍｍであり、ブロック層１６は曲げ強度が３．５Ｎ／ｍｍ^2以上であってすべり抵抗がＢＰＮで６０以上であるインターロッキングブロック１６ａを敷設することにより形成される。 - 特許庁 - Trenches 68, 70 are formed on the surface of the epitaxial layer 82, an n^+ region to be a cathode region 64 of the PIN-PD is formed on the surface of the trench 68, and a p^+ region to be an anode region 66 is formed on the surface of the trench 70.
エピタキシャル層８２の表面にトレンチ６８，７０を形成し、ＰＩＮ−ＰＤのカソード領域６４となるｎ^＋領域をトレンチ６８の表面に形成し、アノード領域６６となるｐ^＋領域をトレンチ７０の表面に形成する。 - 特許庁 - To realize an orientation meter constituted so as to make it easy to obtain the orientation state over the whole layer of a coextruded or laminated film by calculating molecular orientation by transmitted light and enabling measurement using the transmitted light without deteriorating an S/N ratio even in a thin film or the like.
分子配向を透過光により求めることで、共押し出しやラミネートフィルムの全層に渡る配向状態を得易くし、透過光による測定により薄膜等でもＳ／Ｎを劣化させずに測定が可能な配向計を実現する。 - 特許庁 - In the rubber-coated cloth for the vacuum bag for laminated glass manufacture, a base cloth is a jersey, a rubber layer is provided on one surface of the base cloth, 10% modulus is ≤50 N/cm and elongation in breakage is ≥50%.
合わせガラス製造用の真空バッグ用ゴム引布において、基布がジャージであり、基布の片面にゴム層を有し、１０％モジュラスが５０Ｎ／ｃｍ以下であり、切断時伸びが５０％以上であることを特徴とする真空バッグ用ゴム引布。 - 特許庁 - In an SOI layer 30, an n^+-type source diffusion region 9 is formed adjacent to the p-type body region 3, and also, a p^+-type body contact diffusion region 7B(7A) is formed adjacent to the p-type body region protrusion 3a.
ＳＯＩ層３０内において、Ｐ型ボディ領域３に隣接してソース側にＮ^+型ソース拡散領域９が形成されるとともに、Ｐ型ボディ領域突出部３ａに隣接してＰ^+型ボディコンタクト拡散領域７Ｂ（７Ａ）が形成される。 - 特許庁 - The additive for nonaqueous electrolyte of electric double-layer capacitor is composed of a phosphagen compound containing at least two kinds of halogen element represented for formula (I): (NPX_2)_n (where, X is an independent halogen element, and n is an integer of 3-15).
下記式(I)： （ＮＰＸ_2）_n ・・・ (I)（式中、Ｘはそれぞれ独立してハロゲン元素であり、ｎは３〜１５の整数である）で表され、且つ少なくとも２種のハロゲン元素を含むホスファゼン化合物からなる電気二重層キャパシタの非水電解液用添加剤である。 - 特許庁 - A power semiconductor device is a bipolar-type power semiconductor device constituted by plural layers lamination wherein at least three layers of p-type layer 34, n-type layers 33 and 35 composed of a wide-gap semiconductor material having substantially the same band gap are alternately laminated.
本発明のパワー半導体素子は、実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるｐ型層３４とｎ型層３３，３５とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子である。 - 特許庁 - To provide a dye-sensitized solar battery allowing a transparent conductive layer on a translucent substrate to carry an n-type semiconductor electrode regardless of the material of the translucent substrate, and capable of providing practical energy conversion efficiency.
透光性基板の材質に拘わらず、透光性基板上の透明導電層にｎ型半導体電極を担持させることができ、かつ実用的なエネルギー変換効率が得られる色素増感型太陽電池を提供することを目的とする。 - 特許庁 - The electrically insulating resin sheet includes a sheet-form electrically insulating resin layer with an edge-tear resistance of 220 N/20 mm or greater and a strength retention of tensile strength after 250 hours at 240°C of 55% or greater.
端裂抵抗値が２２０Ｎ／２０ｍｍ以上であり且つ２４０℃で２５０時間を経た後の引張強度の強度残率が５５％以上であるシート状の電気絶縁性樹脂層を備えていることを特徴とする電気絶縁性樹脂シート。 - 特許庁 - To provide a semiconductor device whose pattern layout is optimized so that the yield of flattening by CMP is not influenced owing to increase of the integration degree of the semiconductor device having a well contact diffusion layer and a sub-contact diffusion layer disposed between both P- and N-channel transistor arrays arranged facing each other.
Ｐｃｈトランジスタ列とＮｃｈトランジスタ列とが向かい合って配置された半導体集積回路において、両トランジスタ列間にウェルコン拡散層及びサブコン拡散層が配置された装置の集積度を高めても、ＣＭＰによる平坦化を行う際に歩留まりに悪影響のないパターンにレイアウトを最適化した半導体装置を提供する。 - 特許庁 - To determine a thin-film multi-layer structure by setting a combined model of film thickness and complex index of refraction, calculating the simulation spectrum thereof, and fitting the simulation spectrum to measured spectrum by using Extended Best Local Minimum Calculation (EBLMC) in the analysis method of a thin-film n-layer structure by using a spectral ellipsometer.
本発明による分光エリプソメータを用いた薄膜ｎ層構造の解析方法では、膜厚や複素屈折率などの組み合わせモデルを設定し、そのシミュレーションスペクトルを算出して、そのシミュレーションスペクトルと測定スペクトルとのフィッティングを広範囲極小値計算法（ＥＢＬＭＣ）を使用して行うことにより、薄膜多層構造を決定する。 - 特許庁 - This organic photoreceptor is made by laminating photosensitive layers and protection layers sequentially on a conductive carrier, the photosensitive layer containing charge transport substance of 4.5% of atomic weight ratio of N atom or less, the protection layer being obtained by curing a composition containing a compound having a radically polymerizable hardening functional group.
導電性支持体上に感光層及び保護層を順次積層した有機感光体において、前記感光層がＮ原子の原子量比が４．５％未満の電荷輸送物質を含有し、前記保護層がラジカル重合性硬化性官能基を有する化合物を含有する組成物を硬化させた保護層であることを特徴とする有機感光体。 - 特許庁 - After that, the barrier film 13 and unreacted metal elements of the metal film 12 are removed and then a second heat treatment of higher temperature than the first heat treatment is carried out to form a metal silicide layer of an MSi phase thinner than the metal silicide layer of the MSi phase, formed on the surface of the n^+ type semiconductor region 9b, in the p^+ type semiconductor region 10b.
続いて、バリア膜１３、未反応の金属膜１２の金属元素を除去後、第１の熱処理より高温の第２の熱処理を行って、上記ｐ^＋型半導体領域１０ｂに、上記ｎ^＋型半導体領域９ｂの表面に形成されたＭＳｉ相の金属シリサイド層よりも薄いＭＳｉ相の金属シリサイド層を形成する。 - 特許庁 - In a semiconductor apparatus, on an n-channel region 103 on which a second gate electrode material film (a TiN film) 111 contacting a gate insulating film 105 is not formed as a part of a gate electrode 151, a first gate electrode material film (a polysilicon layer) 107 functioning as an overetching absorption layer is previously formed when etching the second gate electrode material film (the TiN film) 111.
ゲート絶縁膜１０５と接する第２ゲート電極材料膜（ＴｉＮ膜）１１１がゲート電極１５１の一部として形成されないｎチャネル領域１０３上に、第２ゲート電極材料膜（ＴｉＮ膜）１１１のエッチング時にオーバーエッチング吸収層として機能する第１ゲート電極材料膜（ポリシリコン膜）１０７を予め形成しておく。 - 特許庁 - A piled-up silicon compound layer 12i provided on a P-type source/drain diffused layer 12g of a P-channel MOSFET 12 is formed, in such a way that the boundary between the layers 12i and 12g becomes nearly flat and is nearly flush with the boundary between an N-type well area 12b and a gate insulating film 12c.
たとえば、ＰチャネルＭＯＳＦＥＴ１２のＰ型ソース／ドレイン拡散層１２ｇ上に設けられる、Ｃｏシリサイド膜からなる積み上げ構造のシリコン化合物層１２ｉを、Ｐ型ソース／ドレイン拡散層１２ｇとの界面が、略平坦で、かつ、Ｎ型ウェル領域１２ｂとゲート絶縁膜１２ｃとの界面と略同じ高さとなるようにする。 - 特許庁 - In addition to n-type impurity regions 33b and 33c functioning as a channel forming region 33a and a source region or a drain region, a semiconductor layer 33 has an impurity region 33d where boron is added below the channel forming region 33a, i.e., in the vicinity of the surface of the channel forming region 33a on the side touching an insulating layer 32.
半導体層３３は、チャネル形成領域３３ａとソース領域又はドレイン領域として機能するｎ型を示す不純物領域３３ｂ、３３ｃとに加えて、チャネル形成領域３３ａの下方、ここではチャネル形成領域３３ａの絶縁層３２と接する側の表面付近にボロンが添加された不純物領域３３ｄを有している。 - 特許庁 - The method of growing a compound semiconductor, in which an InxGayAl1-x-yN layer (0≤x, y≤1) is grown on a GaAs substrate includes a process of adding group V elements, having an atomic radius larger than that of N, in a density that ranges from 1×1017 to 1×1023 cm-3, to the InxGayAl1-x-yN layer.
本発明では、ＧａＡｓ基板上に、Ｉｎ_xＧａ_yＡｌ_1-x-yＮ層(０≦x,y≦１)を成長させる化合物半導体の成長方法において、該Ｉｎ_xＧａ_yＡｌ_1-x-_yＮ層に、原子半径がＮよりも大きいＶ族元素を1×１０^17ｃｍ^-3から１×１０^23ｃｍ^-3までの濃度範囲だけ添加する工程を含む化合物半導体の成長方法を提供する。 - 特許庁 - The ZnSe light emitting element which emits the light from an emitting surface 16 to an exterior includes an n-type ZnSe substrate 1 having a self-activation luminescent center SA, an active layer 4 formed on the substrate 1, and an Al layer 9a disposed on a surface at an opposite side to the emitting surface 16 to reflect the light to the emitting surface side.
出射面１６から光を外部に出射するＺｎＳｅ系発光素子であって、自己活性発光中心ＳＡを含むｎ型ＺｎＳｅ基板１と、ｎ型ＺｎＳｅ基板１の上に形成された活性層４と、出射面１６と反対側の面に位置し、光を出射面側に反射するＡｌ層９ａとを備える。 - 特許庁 - The device is provided with an n-well layer 2 provided on the top part of a p-type silicon substrate 1, a p-type residual substrate 1a provided on the layer 2 on the top part of the substrate 1 and having an impurity concentration distribution uniform in the depth direction, and an MOS transistor element provided in this residual substrate 1a.
Ｐ型シリコン基板１の上部に設けられたＮウェル層２と、Ｐ型シリコン基板１の上部においてＮウェル層２の上に設けられた、不純物濃度分布が深さ方向に均一であるＰ型の残存基板１ａと、この残存基板１ａ内に設けられたＭＯＳトランジスタ素子とを具備することを特徴としている。 - 特許庁 - The heat-developable silver halide photosensitive material is provided on a support with a layer containing an organic silver salt and photosensitive silver halide grains and a reducing agent, and the layer containing the photosensitive silver halide grains contains at least one kind of N-containing compound having a pair of halogen atoms represented by the formula.
支持体上に有機銀塩、感光性ハロゲン化銀粒子及び還元剤を含有する層を有する熱現像ハロゲン化銀感光材料において、該感光性ハロゲン化銀粒子を含有する層に、下記一般式（１）で表されるハロゲン原子対を伴う含窒素化合物の少なくとも１種を含有することを特徴とする熱現像ハロゲン化銀感光材料。 - 特許庁 - The rectifier element 10 can select a state where the difference in potential between the Schottky electrodes 3, 5 and the cathode electrode 4 changes, thereby applying a current between the Schottky electrode 5 and the cathode electrode 4 and a state where the n^- semiconductor layer 2 between the Schottky electrode 5 and the cathode electrode 4 is made into a depletion layer to disconnect a current path.
ショットキー電極５およびショットキー電極３と、カソード電極４との電位差が変化することにより、ショットキー電極５とカソード電極４との間に電流を流す状態と、ショットキー電極５とカソード電極４との間に存在するｎ^-半導体層２を空乏層化することによって電流経路を遮断する状態とを選択可能である。 - 特許庁 - This photoelectric conversion element is composed by arranging two of the semiconductor electrodes by facing the surfaces of the semiconductor electrodes to each other through an electrolyte layer abutting them, and is characterized in that one of the semiconductor electrodes has a metal oxide semiconductor layer having n-type conductivity and the other semiconductor electrode is the above type electrode.
また、二つの半導体電極を、それに接した電解質層を介して互いの半導体電極表面を対面させて配置した光電変換素子であって、一方の半導体電極がｎ型伝導性の金属酸化物半導体層を有し、他方の半導体電極が前記半導体電極であることを特徴とする光電変換素子である。 - 特許庁 - The solar cell includes first and second electrodes 111 and 119 spaced apart from each other, and a photoelectric conversion layer 115 which is a layer adapted to form a pn junction between the first electrode 111 and the second electrode 119 and is made up of a p-type material including an organic material and a n-type material 116 including organic nanowires.
互いに離隔されるように配置される第１電極及び第２電極１１１、１１９と、前記第１電極１１１と第２電極１１９との間でｐｎ接合を形成する層であって、有機物を含むｐ型物質及び有機ナノワイヤーを含むｎ型物質１１６からなる光電変換層１１５と、を備える。 - 特許庁 - In a rectifying element 10, a state that a current between a Schottky electrodes 5 and a cathode electrode 4 flows by changing a potential difference between Schottky electrodes 5, 3 and a cathode electrode 4, or a state that a current path is cut off by changing an n^-type semiconductor layer 2 existing between the Schottky electrode 5 and the cathode electrode 4 into a depletion layer is selectable.
整流素子１０は、ショットキー電極５、３と、カソード電極４との電位差が変化することにより、ショットキー電極５とカソード電極４との間に電流を流す状態と、ショットキー電極５とカソード電極４との間に存在するｎ^-半導体層２を空乏層化することによって電流経路を遮断する状態とを選択可能である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
