「Parallel」を含む例文一覧(48663)

＜前へ 1 2 .... 43 44 45 46 47 48 49 50 51 .... 973 974 次へ＞
  • The first plate member 20 is arranged so as to be parallel or substantially parallel with a shoot member 170 at the lower end of an inclined screen 112.
    第１の板部材２０は、傾斜スクリーン１１２下端のシュート部材１７０に対して平行または略平行に配置されている。 - 特許庁
  • The positioning bars 60, 61 elongate parallel to the tie bars 13, 14.
    位置決めバー６０，６１は、タイバー１３，１４と平行に延びている。 - 特許庁
  • To provide a portable cutting machine having a base to which the parallel ruler is attachable, wherein a parallel ruler is easily attached and detached.
    平行定規を取り付け可能なベースを備える携帯用切断機において、平行定規の着脱を容易に行えるようにする。 - 特許庁
  • A touch panel display is arranged in parallel to an optical axis of a zoom lens.
    ズームレンズの光軸に平行にタッチパネル表示画面を配置する。 - 特許庁
  • On the basis of the created exposure data, the lasers are each parallel driven.
    生成された露光データを基に、各レーザは並列に駆動される。 - 特許庁
  • The machining table 4 is freely movable in parallel with a work mounting face 41.
    加工テーブル４は、ワーク載置面４１と平行に移動自在である。 - 特許庁
  • An FET 1 is connected to the LED array 1a in parallel.
    ＦＥＴ１は、ＬＥＤアレイ１ａに並列に接続されている。 - 特許庁
  • The parallel write restriction circuit restricts the bit lines to which the write current flows in parallel, according to difference in write unit.
    並列書き込み制限回路は、並列に書き込み電流を流す複数ビット線の範囲を書き込み単位の相違に応じて制限する。 - 特許庁
  • At that time, a relay lens 11 is moved along the optical axis in parallel.
    このとき、リレーレンズ１１を光軸に沿って平行に移動させる。 - 特許庁
  • CLIENT SERVER TYPE INFORMATION PROCESSING SYSTEM AND PARALLEL LOAD BALANCE SYSTEM
    クライアント・サーバ型情報処理システム及び並列ロード・バランス方式 - 特許庁
  • PARALLEL PROCESSING SYSTEM, INTERCONNECTION NETWORK, NODE AND NETWORK CONTROL PROGRAM
    並列処理システム、インタコネクションネットワーク、ノード及びネットワーク制御プログラム - 特許庁
  • METHOD AND SYSTEM FOR PROCESSING BDD USING PARALLEL SIFTING ALGORITHM
    パラレルシフトアルゴリズムを利用してＢＤＤを処理する方法及びシステム - 特許庁
  • The thermal head 80 converts the serial data received to parallel data and controls the frequencies of turning on and off of the heating elements in accordance with the parallel data.
    サーマルヘッド８０は、受信したシリアルデータをパラレルデータに変換し、パラレルデータに従って各発熱体のオンオフ回数を制御する。 - 特許庁
  • The validity evaluation of these hierarchical levels of blocks is performed in parallel.
    これらの階層レベルの区画の有効性評価を並列で行う。 - 特許庁
  • The first side wall 11 and the second side wall 12 are not parallel.
    第１の側壁11と第２の側壁12とは、非平行とされている。 - 特許庁
  • DISTRIBUTED SHARED MEMORY TYPE PARALLEL COMPUTER AND INSTRUCTION SCHEDULING METHOD
    分散共有メモリ型並列計算機および命令スケジューリング方法 - 特許庁
  • To avoid an increase in the circuit scale of a deskew circuit in a parallel transmission system for transmitting a parallel data signal including a plurality of channels.
    複数のチャネルを含む並列データ信号を伝送する並列伝送システムにおいて、デスキュー回路の回路規模の増大を回避する。 - 特許庁
  • Recording is performed in parallel by using plural micro metallic bodies.
    微小金属体を複数用いることで、並列に記録を行う。 - 特許庁
  • The Z actuator and the tilt actuator are disposed, respectively, such that directions of movements parallel to the base surface are parallel to each other.
    Ｚアクチュエータ、チルトアクチュエータはそれぞれ、それらによるベース面に平行な運動の方向が互いに平行になるように配置されている。 - 特許庁
  • The electrode plate 1 is disposed so as to be parallel to the electric cable L.
    電極板１は、電線Ｌに平行になるように設置される。 - 特許庁
  • The physical random number generator 1 is provided with a shift register 4 for converting a serial random number into a parallel random number, and two or more registers 5 capable of holding the parallel random number.
    シリアル乱数をパラレル乱数に変換するシフトレジスター４を備え、パラレル乱数を保持しうる複数個のレジスター５を備える。 - 特許庁
  • In this transmitter, a serial/parallel converter 1 converts a transmission symbol string of one sequence into a parallel transmission symbol string of L (the number of subcarriers) sequences.
    直並列変換器１により、１系列の送信シンボル列をＬ（サブキャリア数）本の系列の並列送信シンボル列に変換する。 - 特許庁
  • The respective data processing parts are connected parallel to a second memory 802.
    各データ処理部は第２のメモリ（８０２）に並列的に接続される。 - 特許庁
  • PARALLEL SYSTEM FOR UNINTERRUPTIBLE POWER SUPPLY APPARATUS, AND THE UNINTERRUPTIBLE POWER SUPPLY APPARATUS
    無停電電源装置並列システムおよび無停電電源装置 - 特許庁
  • At this time, the boundary lines of the hydrophilic regions A and hydrophobic regions B adjacent to each other are preferably parallel or approximately parallel.
    このとき、隣り合う親水性領域Ａと疎水性領域Ｂの境界線６が平行または略平行であることが好ましい。 - 特許庁
  • HUNTING PREVENTING SYSTEM AND METHOD FOR PARALLEL PASSAGE VARIABLE TRANSMISSION
    並列経路可変トランスミッション用のハンティング防止システムおよび方法 - 特許庁
  • An optical path for the probe light 107 has a direction in parallel with an incident surface of the pumping light 106 and in parallel with a mirror surface of the mirror 104.
    プローブ光１０７の光路は、ポンプ光１０６の入射面に平行、かつミラー１０４の鏡面に平行な方向である。 - 特許庁
  • This imaging parallel interface RAM (IPIRAM) is an integrated circuit which appears as a static parallel interface RAM for an external circuit.
    本発明の撮像パラレルインタフェースＲＡＭ（ＩＰＩＲＡＭ）は集積回路で外部回路には静的なパラレルインタフェースＲＡＭにみえる。 - 特許庁
  • The air tool 31 has a tool shaft 42 extending in parallel to a T shaft.
    エアーツール31は、T軸と平行にのびたツールシャフト42を有している。 - 特許庁
  • When the parallel-connected switches DI to Dn in Group B are turned on, cell A2 and cell B1, cell A3 and cell B2,..., and cell An and cell B (n-1) are parallel- connected, respectively.
    次に、Ｂグループ並列接続スイッチD1〜Dn をONすると、セルA2とセルB1、セルA3とセルB2、…セルAnとセルB（n-1）が、それぞれ並列接続される。 - 特許庁
  • The horizontal electrodes are extended in a first direction X nearly in parallel to each other.
    横電極は、互いに略平行に第１方向Ｘへ伸びる。 - 特許庁
  • To support the description of parallel application by concealing the control or synchronous processing required for a parallel program in a class by object orientation.
    並列プログラムに必要な制御や同期処理をオブジェクト指向によりクラスに隠蔽することで、並列アプリケーションの記述を支援する。 - 特許庁
  • The neck-out part 7 is formed parallel to the can bottom 5.
    前記ネックアウト部７は、前記缶底５と平行に形成されている。 - 特許庁
  • When diodes DD2 and DD3 are turned on, the parallel circuit PC1 resonates in parallel, and the shunt switch part SWS falls into a shunt state.
    ＤＤ２，ＤＤ３がオン状態の時、並列回路ＰＣ１は並列共振し、シャントスイッチ部ＳＷＳがシャント状態となる。 - 特許庁
  • Test parallel data are generated by a test signal generation unit and the parallel data are converted to serial data by a transmitter for test.
    テスト信号生成部によりテスト用のパラレルデータが生成され、このパラレルデータは、テスト用のトランスミッタ部によりシリアルデータに変換される。 - 特許庁
  • To provide a hardware description means suited to the development of a parallel processing system provided with a plurality of elements to be independently operated in parallel.
    並列に独立して動作する複数のエレメントを備えた並列処理システムの開発に適したハードウェア記述手段を提供する。 - 特許庁
  • PARALLEL TYPE FULL-COLOR ORGANIC ELECTROLUMINESCENT DISPLAY DEVICE AND ITS MANUFACTURING METHOD
    並列式フルカラーの有機ＥＬ表示装置及びその製造方法 - 特許庁
  • The inductor 292 may be connected in parallel with the termination resistor R2.
    インダクタ２９２を終端抵抗Ｒ２に並列接続してもよい。 - 特許庁
  • INDIRECT FUNCTION CALL INSTRUCTION IN SYNCHRONOUS PARALLEL THREAD PROCESSOR
    同期並列スレッドプロセッサにおける間接的な関数呼び出し命令 - 特許庁
  • SYSTEM FOR ACTIVE NOISE CONTROL USING PARALLEL ADAPTIVE FILTER CONFIGURATION
    並列適応フィルター構成を用いるアクティブノイズコントロールのためのシステム - 特許庁
  • POWER SEMICONDUCTOR MODULE WITH CAPACITORS CONNECTED MUTUALLY IN PARALLEL
    互いに平行に接続されたコンデンサを有するパワー半導体モジュール - 特許庁
  • In this method, heterologous test sequence is adopted for a parallel-tested die.
    並列にテストされるダイについて、異種のテストシーケンスを採用する。 - 特許庁
  • SAMPLE-HOLD CIRCUIT, SERIAL/PARALLEL CONVERSION CIRCUIT, AND DISPLAY DRIVING DEVICE
    サンプルホールド回路、シリアル／パラレル変換回路および表示駆動装置 - 特許庁
  • A serial/parallel conversion section 2 converts serial data received from an input terminal 1 into parallel data (B-1-B-32).
    シリパラ変換部２により、入力端子１を介して入力されるシリアルデータ（図示なし）をパラレルデータ（Ｂ−１〜Ｂ−３２）に変換する。 - 特許庁
  • A transmitting part 1 converts a transmission signal S1 into the parallel signal of an (a) string and subsequently performs error correction coding in each parallel signal.
    送信部１は、伝送信号Ｓ１をａ列の並列信号に変換した後、各並列信号毎に誤り訂正符号化する。 - 特許庁
  • A plurality of fold-type fluorescent lamps 4, 4 are installed in parallel, in such a manner that single bases 4a, 4a are positioned alternately in parallel in the installing direction.
    複数本の屈曲形蛍光ランプ４，４を、その並設方向で片口金４ａ，４ａが互い違いに位置するように並設した。 - 特許庁
  • PARK LOCK DEVICE FOR VEHICLE EQUIPPED WITH PARALLEL SHAFT TYPE GEAR TRANSMISSION
    平行軸式歯車変速機を搭載した車両のパークロック装置 - 特許庁
  • Then the number of the inverters to be in parallel connection may be decreased.
    よって、並列接続すべきインバータの数を少なくしてもよい。 - 特許庁
  • CONTROL CIRCUIT FOR PARALLEL INTERFACE AND CONTROL METHOD THEREFOR
    パラレルインターフェース用制御回路、およびパラレルインターフェース用制御方法 - 特許庁
  • OPTICAL PACKET ROUTER, OPTICAL SERIAL-PARALLEL CONVERTER, AND OPTICAL BIT EXTRACTOR
    光パケットルータ、光シリアル−パラレル変換器及び光ビット抽出器 - 特許庁
＜前へ 1 2 .... 43 44 45 46 47 48 49 50 51 .... 973 974 次へ＞

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.