「Parallel」を含む例文一覧(48663)

＜前へ 1 2 .... 48 49 50 51 52 53 54 55 56 .... 973 974 次へ＞
  • A docker 200 for function extension is provided with a PS/2 connector 31, a parallel connector (Parallel) 32 and a LAN connector (RJ45) 33.
    機能拡張用のドッカー２００には、ＰＳ／２コネクタ３１、パラレルコネクタ（Ｐａｒａｌｌｅｌ）３２、ＬＡＮコネクタ（ＲＪ４５）３３が設けられている。 - 特許庁
  • To provide a parallel power supply system which uniformly deteriorates parallel redundancy power supplies, and saves energy consumption by simple control and a simple constitution.
    並列冗長電源間の劣化均一化と、省エネルギー化を簡単な構成と制御で可能とする並列電源システムを提供する。 - 特許庁
  • When pushing the parallel wires into the guide grooves, the top surface of the parallel wires is pressed by a jig 140 so as to prevent the floating of the wires, and the parallel wires are thereby guided smoothly by the guide grooves, and the pitch of the wires is changed to the terminal pitch.
    その並列電線をガイド溝に押す際、その並列電線の上面を治具１４０により押さえて電線が浮かないようにすれば、ガイド溝に電線がスムースにガイドされて端子ピッチに変更される。 - 特許庁
  • A serial-to-parallel converter 202 converts a transmitting digital signal 201 of a channel A into parallel data of a disposition according to a frame constituting signal 222.
    シリアルパラレル変換部２０２は、チャネルＡの送信ディジタル信号２０１をフレーム構成信号２２２に従う配置のパラレルデータに変換する。 - 特許庁
  • A serial/parallel converting part 212 converts a transmitted digital signal 211 of a channel B into parallel data having an arrangement according to the frame structure signal 222.
    シリアルパラレル変換部２１２は、チャネルＢの送信ディジタル信号２１１をフレーム構成信号２２２に従う配置のパラレルデータに変換する。 - 特許庁
  • A 10-bit parallel signal is selected by selectors 107 and 108 and then made into a 2-bit parallel signal, which is transmitted to a transmission cable together with a transmission clock.
    又10ビットの並列信号をセレクタ107 , 108 により選択することで２ビットのパラレル信号とし、伝送クロックと共に伝送ケーブルに伝送する。 - 特許庁
  • To optimally set the light quantity of parallel beams and to form the wide parallel beams in a straight line without breaking off halfway.
    平行光の光量を最適に設定することができ、且つ、幅の広い一直線状の平行光は途中でとぎれることなく形成する。 - 特許庁
  • A protection circuit 6 is constituted of connecting a heater 13 and a thermistor 14 in parallel and serial-connecting a main fuse 11 to the parallel circuit.
    ヒータ１３とサーミスタ１４を並列接続し、その並列接続回路に対し、主フューズ１１を直列接続し、保護回路６を構成される。 - 特許庁
  • A serial/parallel conversion section 23 applies a serial/parallel conversion to the status selected by the status selection section 22 for matching with the NNI frame format.
    シリアル／パラレル変換部２３はステータス選択部２２にて選択されたステータスをＮＮＩフレームフォーマットにあわせるため、シリアル／パラレル変換を行う。 - 特許庁
  • To provide a decoder capable of decoding parallel code data and outputting the parallel decoded data and configured with a smaller scale than that of prior arts.
    パラレルの符号データをデコードしてパラレルの復号データを出力することができ、かつ、従来よりも小規模に構成されるデコーダを実現する。 - 特許庁
  • The rotating axes of the drums 28 are arranged in parallel and horizontal with respect to the back surface of the body 12 and the lines are mutually arranged in parallel.
    ドラム２８がその回動軸線が装置本体１２の背面と平行且つ水平となるように配置され、且つ、互いに平行に配置される。 - 特許庁
  • For a first passive component 10A, a second parallel resonance circuit 16B having a resonance frequency close to the passing band among a first parallel resonance circuit to a third parallel resonance circuit is formed at a position described below.
    第１受動部品１０Ａは、第１並列共振回路〜第３並列共振回路のうち、通過帯域に近い共振周波数を有する第２並列共振回路１６Ｂを、以下の位置に形成するようにしている。 - 特許庁
  • The cell assembly 10 is composed by arranging first and second unit cells 12 and 14 in parallel so that respective electrode planes are mutually parallel.
    セルアセンブリ１０は、第１および第２単位セル１２、１４をそれぞれの電極面が互いに平行となるように並列して構成されている。 - 特許庁
  • To obtain a parallel processor capable of increasing efficiency of parallel processing with respect to data whose one data unit comprises a plurality of bits.
    一つのデータ単位が複数のビットにより構成されるデータに対して、並列処理の効率化を図ることのできる並列処理装置を得る。 - 特許庁
  • On the parallel hard mask line and the hard mask spacer layer, a second parallel line pattern (second photoresist film) is formed which intersects with the parallel hard mask line and has a second size width for transcription on the hard mask layer (second etching).
    平行ハードマスクラインおよびハードマスクスペーサ層上に、平行ハードマスクラインと交差し、かつ第２サイズの幅を有する第２平行ラインパターン（第２フォトレジスト膜）を形成し、これをハードマスク層に転写する（第２エッチング）。 - 特許庁
  • This may happen because the package's Makefile doesn't support parallel operations or the maintainer of the ebuild has explicitly disabled parallel operations due to a known problem.
    これはパッケージのMakefileが並列ビルドをサポートしていなかったり、ebuild開発者が既知の問題のため意図的に使用しないようにしているためです - Gentoo Linux
  • The kaypad device includes a parallel/serial converter, a keypad module and a controller which is connected with the parallel/serial converter and the keypad module.
    並列／直列変換装置と、キーパッドモジュールと、並列／直列変換装置およびキーパッドモジュールに結合した制御装置とを含むキーパッド装置。 - 特許庁
  • Typically, the partition boards 1 are fixed as vertically standing parallel, or may be disposed parallel in the diagonal direction as well as in the usual depth direction.
    仕切板１は、平行に垂立固定するのを典型例とし、通常の奥行き方向のみならず、斜め方向に平行配設してもよい。 - 特許庁
  • The gas injection hole formed in the cylindrical section is used as a substantially parallel slit shaped elongated holes located substantially parallel in its longitudinal direction with respect to an axial direction of the cylindrical section.
    筒状部に形成されたガス噴出口を、その長手方向が筒状部の軸方向と略平行なスリット状の長孔とする。 - 特許庁
  • To provide a parallel processing system and the like, capable of improving efficiency and high-speed property of parallel processing by making a processing terminal device execute processing related to parallel processing according to the operation state, processing capability or the like.
    処理端末装置に稼働状況、処理能力等に応じて並列処理に係る処理を実行させ、並列処理の効率性及び高速性を向上させることができる並列処理システム等を提供する。 - 特許庁
  • To provide a circuit inputting the two system of 10 bit parallel data to an LSI which uses 8 bit parallel input as basic.
    本発明は、８ビットパラレル入力を基本としたＬＳＩに１０ビットパラレルデータを２系統入力させることができる回路を提供する。 - 特許庁
  • The device counts the number of originals when the originals are set and, only when the parallel motions of printers yield higher productivity, the device operates the printers in parallel.
    原稿セット時に原稿枚数を計測し、プリンタの並行動作の方が生産性が高い場合にのみ、プリンタの並行動作を行なう。 - 特許庁
  • In addition, the parallel data is determined so that it is stored in the payload part by unit of parallel data of the least common multiple (15) of the number of pieces of parallel data and the above purpose is achieved even when the number of effective bits of one sample is any one of them.
    また、これらパラレルデータ数の最小公倍数（１５）のパラレルデータ単位でペイロード部に格納するように決定して、１サンプルの有効ビット数がいずれの場合でも上記目的を達成する。 - 特許庁
  • The divergent light beam emitted from a light source unit 10 is formed into a substantially parallel light beam with a coupling lens 11 and then made incident on a parallel flat glass plate 13.
    光源ユニット１０からの発散性の光ビームをカップリングレンズ１１で略平行光とした後、平行平板ガラス１３に入射する。 - 特許庁
  • If a cause of the abnormal condition is removed before the lapse of the set time of the timer 39 and the abnormal signal is canceled, the parallel operation relay 135 is closed and parallel off of the parallel operation is released, and the timer 39 is reset.
    一方、タイマ３９の設定時間が経過するまでに異常原因が除去されて異常信号が消滅すれば、連系リレー１３５が閉じて連系の解列が解除され、タイマ３９はリセットされる。 - 特許庁
  • This light is converted into a parallel light by a lens system 76, and an image which is formed by the parallel light is pickup by a CCD 82.
    この光がレンズ系７６により平行光に変換され、その平行光により形成される像がＣＣＤ８２により撮像される。 - 特許庁
  • To enable a parallel optical transmitter to be improved in channel uniformity, where a plurality of channels are arranged in parallel in the parallel optical transmitter, and bias currents each fed to laser diodes(LD) assigned to the channels respectively are collectively controlled by a common bias control circuit.
    複数のチャンネルが並列配置、複数チャンネルのレーザーダイオード（ＬＤ）のバイアス電流が共通バイアス調整回路で一括調整される並列光送信器のチャンネル毎の不均一性を排除する。 - 特許庁
  • To provide a shared bus type parallel computer by which a desired number of high speed processors based on newest technique are operated in parallel.
    最先端の技術による高速プロセッサを、所望の個数並列に動作させることが可能な共有バス型並列計算機を提供する。 - 特許庁
  • A plurality of heaters 6 are provided in parallel with one another and nearly parallel with a core 2 with a space of 5 μm or smaller on the surface of a clad 4 or in the clad 4.
    クラッド４表面またはクラッド４中に複数のヒータ６をコア２と略平行に５μｍ以下の間隔で並列に設けた。 - 特許庁
  • The first arm 13 has upper and lower arm parts 13a and 13b disposed parallel vertically to build a parallel link mechanism.
    第１のアーム１３は、上下に平行に設けられた上アーム部１３ａと下アーム部１３ｂとを備え、平行リンク機構が構成されている。 - 特許庁
  • The parallel magnetic field intensity on the surface of a substrate 12 is set to be not higher than 0.1 times the parallel magnetic field intensity on the surface of a target 11.
    基板１２の表面における平行磁場強度を、ターゲット１１の表面における平行磁場強度の０．１倍以下に設定する。 - 特許庁
  • To provide a manufacturing method of an aggregate of parallel tubes in which tubes are put in order in parallel and are made into one piece, which is reduced in initial deformation of the tube.
    チューブの初期変形の少ない、チューブを並列に並べて一体とする並列チューブ集合体の製造方法を提供すること。 - 特許庁
  • Accordingly, the measurement according to the parallel beam system can be performed, by removing the mask 3 and by substituting the parallel beam optical system for the concentration method optical system 4.
    マスク３を外し、さらに集中法光学系４を平行ビーム光学系に代えれば、平行ビーム法の測定を行うことができる。 - 特許庁
  • The winding shaft-composing members 28 are each connected to the main shaft 27 through parallel links 46, 46, so that a parallel link mechanism is structured thereby.
    各巻取り軸構成部材２８は平行リンク４６、４６を介して主軸２７に連結され、これらが平行リンク機構を構成する。 - 特許庁
  • The cathode passage lines CP1, CP2 have a parallel passage portion CPp in which each passage extends in parallel, and a non-parallel passage porion CPn including two or more passages extending in the crossing direction.
    カソード流路列ＣＰ１、ＣＰ２は、その各流路が平行に延びる平行流路部位ＣＰｐを有するとともに、互いに交わる方向に延びる２つ以上の流路を含む非平行流路部位ＣＰｎを有している。 - 特許庁
  • The pixel electrode 120 has a first end part 120a which is parallel to the gate wires 106, and a second end part 120b which is parallel to the data lines 108.
    画素電極１２０は、ゲート線１０６と平行な第１端部１２０ａと、データ線１０８と平行な第２端部１２０ｂとを有する。 - 特許庁
  • A first parallel/serial conversion unit 144-1 performs serial/parallel conversion of a first (1) coded transmission signal c142-1a and a first (2) coded transmission signal c142-1b input in parallel to generate and output a first serial coded transmission signal PC145-1.
    第1パラレル/シリアル変換部144-1は、パラレルに入力される第1(1)符号化送信信号c142-1a及び第1(2)符号化送信信号c142-1bを、パラレル/シリアル変換して、第1シリアル符号化送信信号PC145-1を生成して出力する。 - 特許庁
  • The respective parallel units 2 retain a plurality of cylindrical batteries 1 at the fixed position by a battery holder 4, and connect them in parallel by a lead plate 5.
    各々の並列ユニット２は、複数の円筒形電池１を電池ホルダ４で定位置に保持してリード板５で並列に接続している。 - 特許庁
  • A diode 3 is connected in series and in parallel, to one connection made in parallel, a battery 6, a buzzer 5, and a switch 4 for the buzzer are connected in series, and furthermore in parallel with these connections, a circuit provided with a main switch 7 is assembled in a ground bar 1.
    ダイオード3を直列及び並列に接続し、並列にした一方に直列に電池6、ブザー5及びブザー用スイッチ4を接続し、さらにこれらに並列にメインスイッチ7を設けた回路を接地棒1に組込んでいる。 - 特許庁
  • As an engagement face 15 having a knurling tool is formed on the 2-faced parallel projection part 13, it is firmly crimped to the 2-faced parallel recess part 11.
    また２面平行凸部１３にはローレットを有する係合面１５が形成されているので、２面平行凹部１１と確実に圧着する。 - 特許庁
  • The work support part 30 includes an arm part 32 parallel to an XY plane, and opposite part projection parts 33B and 33B parallel to an XY plane.
    ワーク支持部３０は、ＸＹ平面に平行なアーム部３２と、ＸＺ平面に平行な対向部突出部３３Ｂ、３３Ｂとを備える。 - 特許庁
  • This power-supply unit is provided with a battery pack 2 where parallel blocks 3 formed by connecting a plurality of batteries 1 in parallel with one another are connected in series to one another.
    電源装置は、複数の電池１を並列に接続してなる並列ブロック３を直列に接続している組電池２を備える。 - 特許庁
  • Magnetism fixed layers 011 and 014 are reversely parallel, so the resistance is large when the magnetization directions of magnetism free layers 012 and 015 are reversely parallel with the direction of a storage magnetic field and small when parallel.
    磁化固定層０１１，０１４が反平行となっているため、記憶磁界の方向により、磁化自由層０１２，０１５の磁化の向きが、反平行の場合は抵抗が高くなり、平行の場合は抵抗が低くなる。 - 特許庁
  • A capacitor and a diode are connected in series to a transient contact provided in parallel with a current flowing contact, and a resistor is connected in parallel to the capacitor.
    通電接点と並列に設けた過渡電流接点と直列にコンデンサとダイオードを接続、コンデンサと並列に抵抗を接続する。 - 特許庁
  • MOVING PICTURE IMAGE ENCODING METHOD, ENCODER FOR MOVING PICTURE IMAGE PARALLEL ENCODING, MOVING PICTURE IMAGE PARALLEL ENCODING METHOD, MOVING PICTURE IMAGE PARALLEL ENCODING APPARATUS, THEIR PROGRAMS, AND COMPUTER-READABLE RECORDING MEDIUM RECORDED WITH THEIR PROGRAMS
    動画像符号化方法，動画像並列符号化用符号化器，動画像並列符号化方法，動画像並列符号化装置，それらのプログラム，およびそれらのプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁
  • A snubber capacitor 32 and a diode 34 are connected to the IGBT 8 in parallel, and a snubber capacitor 38 and a diode 40 are connected to the IGBT 10 in parallel.
    ＩＧＢＴ８に並列にスナバコンデンサ32と、ダイオード34とが接続され、ＩＧＢＴ10に並列にスナバコンデンサ38と、ダイオード40とが接続されている。 - 特許庁
  • The S/P converter 102 controls a variable S/P converter 103, to vary the width of the output parallel signal of serial-parallel conversion.
    Ｓ／Ｐ変換器１０２では、可変Ｓ／Ｐ変換器１０３を制御して、シリアル−パラレル変換での出力パラレル信号の幅を変化させる。 - 特許庁
  • The connecting member 3 comprises, for example, two parallel plate parts 3a which are parallel to each other and a connecting plate part 3b which connects them together.
    連結部材３は、例えば互いに平行な２枚の平行板部３ａ及びこれらを連結する連結板部３ｂから構成される。 - 特許庁
  • To provide a parallel-serial conversion circuit capable of reducing the power consumption of data reading of a data holding circuit in a parallel- serial conversion circuit which converts parallel data into serial data by using the data holding circuit.
    データ保持回路を用いてパラレルデータをシリアルデータに変換するパラレルシリアル変換回路において、データ保持回路のデータ読出しの消費電力を小さくすることが可能なパラレルシリアル変換回路を提供する。 - 特許庁
  • To provide a parallel/serial conversion circuit capable of varying the frequency ratio of both clock frequencies in converting parallel data into serial data.
    パラレルデータからシリアルデータへの変換に際して、双方のクロック周波数について周波数比を可変にするパラレル／シリアル変換回路を提供する。 - 特許庁
＜前へ 1 2 .... 48 49 50 51 52 53 54 55 56 .... 973 974 次へ＞

例文データの著作権について