「Processors」を含む例文一覧(2685)
＜前へ 1 2 .... 19 20 21 22 23 24 25 26 27 .... 53 54 次へ＞- A shared memory 40 capable of being accessed by the plurality of slave processors can be allocated to each the slave processor in an application area unit.
複数のスレーブプロセッサがアクセス可能な共有メモリ４０は、アプリケーション領域単位で各スレーブプロセッサに割り当て可能に構成される。 - 特許庁 - In the case of such processing, processing is synchronously executed in the processors 7a to 7n by using a synchronizing signal from a frame synchronizing signal generator 8.
各検知素子からの出力信号は並列して収差補正処理し、処理されたビデオ信号を加算回路により合成する。 - 特許庁 - To schedule multiprocessors so as to improve the availability of all the processors in the multiple executions of sequential jobs and parallel jobs.
逐次ジョブと並列ジョブの多重実行時に、全プロセッサの稼働率を向上するようにマルチプロセッサのスケジューリングをすることにある。 - 特許庁 - To provide information depending on one or more information processors to which a user terminal has accessed in a series of page transition to a user.
ユーザ端末が一連のページ遷移においてアクセスした１以上の情報提供装置に依存する情報をユーザに提供する。 - 特許庁 - The data processing system comprises former processors connected to each other via an attachment feature, a former memory, and a former input and the output (I/O) channel.
データ処理システムは、相互接続機構を介して相互接続された元のプロセッサ、元のメモリ、および元のＩ／Ｏチャネルを備える。 - 特許庁 - There are provided apparatuses, methods, processors and computer readable media for determining the wireless network access performance or capability of a wireless device.
無線デバイスのワイアレス・ネットワーク接続出来栄え又は能力を決定するための装置、方法、プロセッサ及びコンピュータ読み取り可能な媒体。 - 特許庁 - Distribution processors 80-1 to 80-3 process the job of each of a plurality of pieces of user identification information based on the scheduling result.
分散処理装置８０−１〜８０−３が、スケジューリング結果に基づいて、複数の利用者識別情報それぞれのジョブを処理する。 - 特許庁 - The operation related information transmission means transmits the operation related information to be information on operation of the commodity processors 2, 3, 4, and 5.
動作関連情報発信手段は、商品処理装置２，３，４，５の動作に関する情報である動作関連情報を発信する。 - 特許庁 - To allow even an information processor not having a secure area to safely authenticate other information processors at low cost.
セキュアエリアを有しない情報処理装置であっても他の情報処理装置を低コストで安全に認証することができるようにする。 - 特許庁 - The sequence management information 20 includes a target value 21 of the number of the processors assigned to each sequence and a result value 22.
シーケンス管理情報２０には、各シーケンスに対して割り当てられるプロセッサの個数の目標値２１と実績値２２とが含まれている。 - 特許庁 - To easily grasp whether or not HDDs of other information processors have sufficient free capacity.
他の情報処理装置のＨＤＤに使用可能な空き容量が十分存在しているのかどうかを簡単に把握できるようにする。 - 特許庁 - To enable high-speed inter-processor communication by providing hierarchical inter-processor communication in a multiprocessor system provided with a lot of processors.
多数のプロセッサを含むマルチプロセッサシステムにおいて、階層的なプロセッサ間通信を実現し、高速なプロセッサ間通信を可能にする。 - 特許庁 - A hetero-multiprocessor system provided with a secure processor 24 and an ordinary processor 22 is constructed, and a secure task and a non- secure task are distributed to the respective processors.
セキュアプロセッサ２４と通常プロセッサ２２を含むヘテロなマルチプロセッサシステムを構築し、セキュアタスクと非セキュアタスクを各プロセッサへ振り分ける。 - 特許庁 - Separations fed to the sub-processors 50 and 42 are selected, such that quantization of darker color components can be regulated.
サブプロセッサ５０及びサブプロセッサ４２へと送られた分離は、さらに濃い色の成分の量子化が調整できるようにして選択される。 - 特許庁 - The scheduling system 130 allots processors to each of transmission thread and reception thread, based on the processor budget of the adaptive partition.
スケジューリングシステム（１３０）は、アダプティブ・パーティションのプロセッサ・バジェットに基づいて送信スレッドと受信スレッドの各々にプロセッサを割り当てる。 - 特許庁 - Information processors 1, 2 and 4 include liquid crystal display parts 42-1, 42-2 and 63, and an information processor 3 includes an LED 48.
情報処理装置１，２，４に液晶表示部４２−１，４２−２，６３を設け、情報処理装置３にＬＥＤ４８を設ける。 - 特許庁 - The plurality of image processors 1 are connected with a remote access device 2 which remotely controls each image processor 1 through a network 3.
複数の画像処理装置１と各画像処理装置１を遠隔操作するリモートアクセス装置２とがネットワーク３を通じて接続される。 - 特許庁 - Coding processors 1, 2 and 3 simultaneously generate a plurality of compression bit streams A, B and C from an input image (a).
入力画像ａから符号化処理部１，２，３によりフレームレートの異なる複数の圧縮ビットストリームＡ，Ｂ，Ｃを同時生成する。 - 特許庁 - As a result, the image forming processes (the rendering processes) for the plurality of sections constituting the ultrasonic image are distributed among the plurality of rendering processors.
その結果、超音波画像を構成する複数の区画の画像形成処理（レンダリング処理）が複数のレンダリングプロセッサに分散される。 - 特許庁 - Such metrics include a computing capability of the one or more processors, a communication bandwidth, a screen size, and/or other metrics.
こうした尺度は、一又は複数の処理装置の計算能力、通信バンド幅、スクリーンの大きさ、及び／又はその他の尺度を含む。 - 特許庁 - A plurality of visual sensors (image processors) 1 set in different places are connected to a management device 2 through a LAN line 3.
それぞれ異なる場所に設置される複数の視覚センサ（画像処理装置）１と管理装置２とをＬＡＮ回線３を介して接続する。 - 特許庁 - To reduce the processing load of relay equipment in the communication between information processors which are connected with a communication means through a firewall.
ファイアウォールを介して通信手段に接続された情報処理装置間の通信において中継装置の処理負荷を軽減する。 - 特許庁 - The number of processors which generate print data from the page description data through parallel processing is determined based upon the determined number of layers.
決定されたレイヤーの数に基づき、ページ記述言語データから印刷データの生成を並列処理するプロセッサの数を決定する。 - 特許庁 - To provide new methods and apparatus for obtaining processor and software performance information in high speed processors, such as multiprocessor systems.
マルチプロセッサシステムなどの高速プロセッサのプロセッサとソフトウェアのパフォーマンス情報を取得するための新たな方法と装置を提供する。 - 特許庁 - Time-stamp processors (34-1 to n) successively align and output each receiving broadcast TS packet in each RTP packet with time.
タイムスタンプ処理装置（３４−１〜ｎ）は、各ＲＴＰパケット内の各受信放送ＴＳパケットを順次、時間的に整列して出力する。 - 特許庁 - Apparatus, methods, processors and machine readable media operational for verifying firmware 14 on a wireless device 12 are provided.
無線装置１２上のファームウェア１４照合に対し動作可能な装置、方法、コンピュータ読取り可能な媒体およびプロセッサを備える。 - 特許庁 - To stabilize load distribution and also to simplify the preparation of an application program in an information processor having a plurality of processors.
複数のプロセッサを有する情報処理装置において、負荷分散を安定化させるとともにアプリケーションプログラムの作成を簡易化する。 - 特許庁 - Consequently, development cost can be reduced, and the development time can be shortened, by creating two types of video signal processors.
これにより、映像信号処理装置を２種類作成するより、開発コストを削減でき、開発期間の短縮を図ることができる。 - 特許庁 - To reduce addition on a net by simplifying the collection of log information related to a transaction to operate over plural data processors.
複数のデータ処理装置にまたがって動作するトランザクションに関するログ情報の収集を簡素化して、ネット上の付加を軽減する。 - 特許庁 - To provide a focus ring and a plasma processor for further improving uniformity within a surface of a plasma processing in comparison with conventional rings and processors.
従来に比べてプラズマ処理の面内均一性を向上させることのできるフォーカスリング及びプラズマ処理装置を提供する。 - 特許庁 - To provide a computer network system for operating a shared data request while having plural nodes in each of groups and having plural processors in each of nodes.
各グループは複数のノードを有し、各ノードは複数のプロセッサを有し、共有データ要求を操作するコンピュータネットワークシステムである。 - 特許庁 - To provide a data processing system where the starting modes of a plurality of processors operating by programs can be controlled by simple operation.
プログラムによって動作する複数の処理装置の起動モードを簡単な操作で制御することができるデータ処理装置を提供する。 - 特許庁 - As this inquiry is shared by plural users, the inquiry is transferred to the hub processors 102a-102y via a communication network 100.
この照会は、複数のユーザによって共用のために、通信ネットワーク１００を介してハブ処理装置１０２ａ〜１０２ｙに転送される。 - 特許庁 - A plurality of processors thereafter receive respectively data required for processing concerned in the image formation, and start the rendering processing or image processing.
その上で、複数の処理装置が各々画像形成にかかる処理に必要なデータを受け取り、レンダリング処理や画像処理を開始する。 - 特許庁 - The user also can adds comments to the retrieval inquiries 103a-103x before they are transferred to the hub processors.
また、ユーザは、検索照会１０３ａ〜１０３ｘがハブ処理装置に転送されるのに先立って、それに注釈を追加することができる。 - 特許庁 - The system (100) makes sharing of the cache data array at a high order level among the plurality of processors possible as shortening cache waiting time.
システム(100)は、キャッシュ待ち時間を短縮しつつ、上位レベルのキャッシュデータアレイを複数のプロセッサ間で共有することを可能にする。 - 特許庁 - To exchange data between different programmable data processors with small-scale and simple hardware resources and simple programming.
小規模かつ簡便なハードウェア資源、及びシンプルなプログラミングで異なるプログラマブルなデータ処理装置間でのデータ授受を行えるようにする。 - 特許庁 - To update data by collectively and simultaneously center loading update objects to a plurality of information processors designated through the Internet, etc.
インターネット等を介し指定した複数の情報処理装置にアップデートオブジェクトを一括、一斉にセンターロードし、データのアップデートを行う。 - 特許庁 - The respective processors perform X- directional Fourier transformation for the 1st transformation result data to obtain 2nd transformation result data (57).
各プロセッサで、第１変換結果データに対してＸ方向のフーリエ変換に類似の変換を実行して第２変換結果データを得る(57)。 - 特許庁 - A signal processor 12 is connected to a plurality of wireless processors, each connected to an antenna, and a baseband processor.
信号処理装置１２は、複数のアンテナにそれぞれ接続された複数の無線処理装置とベースバンド処理装置とに接続される。 - 特許庁 - To surely and effectively perform distributed processing among a plurality of information processors connected through a network.
ネットワークを介して接続された複数の情報処理装置の間で、分散処理を確実かつ効果的に行うことができるようにする。 - 特許庁 - Then the cassette is set in the coin processors (S03) and change supply parts for each denomination are replenished with the coins from the cassettes at a time (K08).
次に、硬貨処理装置にカセットをセットし（Ｓ０３）、カセット内の硬貨を金種別の釣銭供給部へ一度に補充する（Ｋ０８）。 - 特許庁 - To perform high-speed operation with low power consumption by forming a segment bus in a plurality of digital signal processors and controlling the segment bus.
複数のディジタル信号処理装置にセグメントバスを構成し、このセグメントバスを制御して、低消費電力で高速演算処理を行う。 - 特許庁 - A bi-directional multiplexer selectively couples multiple processors with the common-use type bus in response to an OWNER signal.
双方向マルチプレクサが該複数個のプロセッサの各々をＯＷＮＥＲ信号に応答して共用型バスへ選択的に結合させる。 - 特許庁 - Plural processors 1 and 2 equipped with each cache memory 11 and 12 constitute a multiprocessor system sharing a main storage 3 through a system bus 4.
各々キャッシュメモリ11,21 を備えた複数のプロセッサ1,2 は、システムバス４を介して主記憶３を共有するマルチプロセッサシステムを構成する。 - 特許庁 - There arbitration and synchronization method and system for enabling the plural processors 12 to access the shared memory 14 are provided with an arbitrator 16.
複数のプロセッサー12が共用メモリー14へアクセスするのを可能とするアービトレーション及び同期化方法及びシステムがアービトレーター16を含む。 - 特許庁 - Because Motorola processors have the least significant byte first, you have to interchange the lead and second bytes of any double-byte character.
モトローラのプロセッサーでは最低位のバイトが先にくるので, すべての 2 バイト文字の先行バイトと後続バイトを入れ換える必要がある - 研究社 英和コンピューター用語辞典 - Extensible processors have a base ISA, but this ISA can be extended to handle new instructions.
拡張可能プロセッサは基本ISA（命令セット・アーキテクチャ）を持っているが、このISAは新しい命令を扱えるように拡張することができるのである。 - コンピューター用語辞典 - The Open Document Management API provides vendors of DMS products and products such as word processors with a consistent interface.
ODMA（開放型文書管理API）はDMS（文書管理システム）製品のベンダおよびワードプロセッサのような製品に、首尾一貫したインタフェースを提供する。 - コンピューター用語辞典 - All computer instruction sets, high level languages and computer architectures, including parallel processors, can be shown to be equivalent to a Turing Machine.
すべてのコンピュータ命令セット,高水準言語,およびパラレルプロセッサを含むコンピュータアーキテクチャは,チューリングマシンに対しては等しく表示される． - コンピューター用語辞典
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
