「Processors」を含む例文一覧(2685)
＜前へ 1 2 .... 21 22 23 24 25 26 27 28 29 .... 53 54 次へ＞- Other delivery devices 115 and 155 are provided with processors 136 and 156, readers/writers 137 and 157, and memories 138 and 158.
また、本発明の別の配送用の装置（１１５、１５５）は、プロセッサ（１３６、１５６）とリーダ／ライタ（１３７、１５７）とメモリ（１３８、１５８）とを具える。 - 特許庁 - To provide a data communication module 50 that contributes to manufacturing and rationalizing music processors capable of coping with or not coping with DLNA (digital living network alliance).
ＤＬＮＡに対応及び非対応の楽曲処理装置の製造合理化に寄与するデータ通信モジュール５０を提供することである。 - 特許庁 - In such a case, the partial images are simultaneously subjected to working processing to be halftone data because the processors 13 transfer the partial images to one of image forming units 4, respectively.
この場合、網目プロセッサ13は部分画像をそれぞれ画像形成ユニット4の１つに渡すために同時に網目データに加工処理する。 - 特許庁 - The plurality of second processors execute processing included in the software for at least any of the plurality of softwares, in place of the first processor.
複数の第２プロセッサは、複数のソフトウェアの少なくともいずれかについて、ソフトウェアに含まれる処理を第１プロセッサの代わりに実行する。 - 特許庁 - Resultingly, the processing is flexibly and efficiently executed with the reduced electric power consumption, in the device having the plurality of processors.
したがって、複数のプロセッサコアを有する装置において、少ない消費電力で、より高速かつ効率的に処理を行うことが可能となる。 - 特許庁 - To reduce a processing time period by performing an adequate thread control in an image forming apparatus that has a plurality of processors to perform image processing.
複数のプロセッサを有して画像処理を行う画像形成装置において、適切なスレッド制御を行って処理時間の短縮を図ること。 - 特許庁 - To provide an image processing apparatus capable of improving image processing efficiency in the case where a plurality of image processors are directly connected.
複数の画像処理部を直結して接続した場合の画像処理効率を向上させることが可能な画像処理装置を提供すること。 - 特許庁 - An exclusive control management device 1 registers exclusive control tags 11-0 to 11-n which each of processors (#0 to #n) 3-1 to 3-n is processing.
排他制御管理デバイス１にはプロセッサ（＃０〜＃ｎ）３−１〜３−ｎ各々が処理中の排他制御タグ１１−０〜１１−ｎが登録される。 - 特許庁 - To transfer the transferred data at high speed and with good efficiency to a shared memory in processing the data by a plurality of processors.
複数のプロセッサを用いてデータ処理を行う際に、やり取りするデータを高速に、かつ効率よく共有のメモリに転送することができる。 - 特許庁 - Furthermore, the respective processors A to C are provided with processing parts 11A to 11C, LM 12A to 12C and data bus selectors SA to SC.
また、各プロセッサＡ〜Ｃは、命令やデータを処理する処理部１１Ａ〜１１Ｃと、ＬＭ１２Ａ〜１２Ｃと、データバスセレクタＳＡ〜ＳＣを備えている。 - 特許庁 - To provide an image processor capable of attaining efficient parallelization processing in a plurality of processors, method thereof, and a program.
複数の処理装置における効率の良い並列化処理を実現可能な画像処理装置およびその方法、並びにプログラムを提供する。 - 特許庁 - To provide an appropriate charging technique for providing of a service by a program to users using a plurality of information processors differed in performance.
異なる性能の情報処理装置を複数用いてプログラムによるサービスをユーザに提供するときの適正な課金技術を提供する。 - 特許庁 - To provide a matrix arithmetic unit capable of efficiently performing an operation with a small circuit scale by eliminating the transfer of data between processors.
プロセッサ間のデータの授受を無くし、小さい回路規模で演算を効率良く行うことができる行列演算装置を提供すること。 - 特許庁 - Plural central arithmetic processors are connected to connection surface (22a, 22b, 22c, 22d, and 22e) at the rear of the board through an internal bus (23).
複数の中央演算処理装置は内部バス（２３）を通して基板後方の接続面（２２ａ、２２ｂ、２２ｃ、２２ｄ、および２２ｅ）に接続される。 - 特許庁 - Some X-ray image processors include a computer-aided diagnosis (CAD) function for automatically recognizing a lesion, or the like, and reporting it to the doctor.
Ｘ線画像処理装置には、病変部などを自動認識して医師に知らせるコンピュータ診断支援（ＣＡＤ）機能を有するものがある。 - 特許庁 - To provide a cache memory capable of keeping the coherency of data between processors with the excellent efficiency of operation, and to provide a processor provided with the cache memory.
プロセッサ間でデータのコヒーレンシーを動作効率よく保つことができるキャッシュメモリ及びこのキャッシュメモリを備えたプロセッサを提供する。 - 特許庁 - This cluster system is provided with a monitoring unit 3 for monitoring the communication status of a network 6 connecting diagnostic processors 13 and 23 for diagnosing a system.
システムの診断を行う診断プロセッサ１３、２３の間を接続するネットワーク６の通信状態を監視する監視ユニット３を有する。 - 特許庁 - As a memory area storing an image processing result, the image processing device is provided with a memory area for the scanning lines lower in number than a plurality of processors.
画像処理結果を格納するメモリ領域として、前記複数のプロセッサ数より少ない走査ライン数分のメモリ領域を備える。 - 特許庁 - To provide an excellent information processing system and information processing method and a computer program whereby video recording reservation setting in two or more information processors each provided with a video recording reservation function can be interlocked via a network.
録画予約機能を備えた２台以上の情報処理装置における録画予約設定をネットワーク経由で連携させる。 - 特許庁 - The floor cleaning apparatus is provided with at least two processors comprising a processor for carrying out the first program module, and a processor for carrying out the second program module.
第一プログラムモジュールを実行するプロセッサと第二プログラムモジュールを実行するプロセッサとからなる少なくとも二つのプロセッサを設ける。 - 特許庁 - The managers sold 14.4 tons of beef and received 10.1 million yen from the Japan Ham & Sausage Processors Cooperative Association, the distributor of the government subsidy.
部長らは14.4トンの牛肉を売却し，政府の補助金支給者である日本ハム・ソーセージ工業協同組合から1010万円を受け取った。 - 浜島書店 Catch a Wave - To suppress occurrence of a memory full state in an image processor as a master unit when a plurality of image processors cooperatively perform a processing.
複数台の画像処理装置を連携させて処理を実行する際に、親機となる画像処理装置におけるメモリフルの発生を抑制する。 - 特許庁 - This information processor specifies one or more information processors to be made to execute processing based on the management information and requests the execution of the processing thereto.
そして、これら管理情報に基づいて、処理を実行させる１つ以上の情報処理装置を特定して該処理の実行を要求する。 - 特許庁 - The encryption chip includes a pipeline of arithmetic processors, each of which processes a round within a secret key algorithm.
暗号化チップは、演算処理装置のパイプラインを含み、該演算処理装置の各々は、秘密鍵アルゴリズム内の１ラウンドを処理することが可能である。 - 特許庁 - A plurality of unit processors each have a dispatch disabling flag 106 for disabling dispatch processing switching a task or thread therein.
複数の単位プロセッサの各々が、自身においてタスクあるいはスレッドが切替えられるディスパッチ処理を禁止するディスパッチ禁止フラグ１０６を備える。 - 特許庁 - To provide a distributed processing system, a distributed processing method, a job arbiter, and a program which use image processors as cluster nodes of distributed processing.
画像処理装置を分散処理のクラスタ・ノードとして使用する、分散処理システム、分散処理方法、ジョブ・アービタおよびプログラムを提供する。 - 特許庁 - This system is provided with a portable terminal (30-i) connected through a network, a management center processor (10) and a plurality of store processors (20-i).
ネットワークを介して接続された携帯端末（３０−ｉ）、管理センタ処理装置（１０）、及び複数の店舗処理装置（２０−ｉ）を具備する。 - 特許庁 - The respective journals of processors (a), b are stored in journal data sets 11, 13, both journals are merged in a journal merge part 71 and stored in a data base 14.
処理装置ａ,ｂの夫々のジャーナルはジャーナルデータセット11,13に格納され、ジャーナルマージ部71で両ジャーナルはマージされデータセット14に格納される。 - 特許庁 - To provide a task allocation method for enhancing execution efficiency of a program in a multiprocessor system having heterogeneous processors with different instruction sets.
命令セットの異なる異種プロセッサを有するマルチプロセッサシステムにけるプログラムの実行効率を向上させるタスク割り付け方法を提供する。 - 特許庁 - A plurality of processors 1 installed in a clean room 3 and a computer 2 arranged outside the clean room 3, are connected via networks 4 and 6.
クリーンルーム３に設置された複数の処理装置１とクリーンルーム３外に配置されたコンピュータ２とをネットワーク４，６を介して接続する。 - 特許庁 - To shorten a stall time of a processor to shorten time required for image processing in a shared memory type device having a plurality of processors.
複数のプロセッサを有する共有メモリ型の装置において、プロセッサのストール期間を短くし、画像処理に要する時間を短くすること。 - 特許庁 - The processors executes the test program after the application of the correction file is completed, and the execution results are collected therefrom and reported to the system manager.
そして、修正ファイルの適用が完了した後に、このテストプログラムを実行させ、その実行結果を収集してシステム管理者に通知する。 - 特許庁 - In a multiprocessor system 1, multiple processors 11, a memory 12 and an application state register 26 are connected to a single system bus 13.
マルチプロセッサ装置１において、複数のプロセッサ１１とメモリ１２と付与状態レジスタ２６とが、単一本のシステムバス１３に接続されている。 - 特許庁 - The digitized numerical values DS and DC of the position sensor 1 are averaged by averaging processors 14 and 15 to output numerical values ADS and ADC.
位置センサー１のデジタル化した数値ＤＳ，ＤＣを、平均化処理器１４，１５で平均化処理して数値ＡＤＳ，ＡＤＣを出力する。 - 特許庁 - By these operations, a partial reading is automatically executed to read in partial manuscripts from a plurality of image processors to obtain the whole body of image data.
このことにより自動的に，複数の画像処理装置で原稿を分割して読み込む分割読込が行われ，一体の画像データが得られる。 - 特許庁 - To provide a power supply control device capable of performing power supply control suitable to each of a plurality of information processors.
複数の情報処理装置に対して、それらの装置に応じた好適な電源制御を行うことが可能な電源制御装置を提供する。 - 特許庁 - To enable excellent user interface and operability by equipment control screen allowing a user to instruct processings to be executed by plural informaiton processors.
ユーザが、複数の情報処理装置が実行する処理を指示するための機器制御画面において、優れたユーザインタフェイスと操作性を実現する。 - 特許庁 - To provide a multiprocessor system which hardly affect the efficiency of data communication even when there is any processor having a fault in a plurality of processors.
複数のプロセッサの中に障害を有するプロセッサがあっても、データ通信効率への影響が生じにくいマルチプロセッサシステムを提供する。 - 特許庁 - The data collection system comprises a data collection device, and a plurality of data processors connected to the data collection device by cascade connection.
データ収集システムは、データ収集装置、及び、カスケード接続によりデータ収集装置に接続された複数のデータ処理装置を備える。 - 特許庁 - In the user information processors 34 (34a-34h) of a user group 14, specified modeling software provided from a business operator 12 is installed.
ユーザ群１４のユーザ情報処理装置３４（３４ａ〜３４ｎ）には、事業者１２から提供された特定の造形ソフトがインストールしてある。 - 特許庁 - A micro-counter register 25 in a synchronous control board 20 registers time which is counted by the order of micro-seconds and which is common to processors 1 to (n).
同期制御ボード２０内のマイクロカウンタレジスタ２５は、マイクロセカンドのオーダーで計時された各プロセッサ１〜ｎに共通の時刻を置数する。 - 特許庁 - An OS running on the processor controls dispatch between the unit processors P0 to P3 according to the on/off state of the dispatch disabling flag 106.
また、プロセッサで動作するＯＳが、ディスパッチ禁止フラグ１０６のオン、オフ状態に基づいて単位プロセッサＰ０〜Ｐ３間のディスパッチを制御する。 - 特許庁 - That is, the processing is flexibly and efficiently executed with the reduced electric power consumption, in the device having the plurality of processors, in the present invention.
即ち、複数のプロセッサコアを有する装置において、少ない消費電力で、柔軟かつ効率的に処理を行うことが可能となる。 - 特許庁 - Thereby, access frequency to the boot memory is reduced when booting the plurality of processors, and the time required until all the processor are booted is shortened.
これにより、複数プロセッサのブート時におけるブートメモリへのアクセス回数を低減させ、全てのプロセッサがブートするまでの時間を短縮できる。 - 特許庁 - To suppress the generation of a stand-by state in each bus in the case of performing access from a bus managed by each of a plurality of processors to a shared memory.
複数個のプロセッサがそれぞれ管理するバスから共有メモリをアクセスする際における、各バスでの待ち状態の発生を抑制する。 - 特許庁 - To provide a multiprocessing system capable of efficiently processing while keeping a network load from increasing even if the number of called-upon processors increases.
呼び出される処理装置の数が増えても、ネットワークの負荷の増大を抑えつつ効率良く処理を行える多重処理システムを提供する。 - 特許庁 - In an execution configuration of the device, n threads are executed on m processors and a 'spin-yield' processor.
本発明の一実施形態では、ｎ個のスレッドがｍ個のプロセッサおよびｌ個の「スピン−放棄（ｓｐｉｎ−ｙｉｅｌｄ）」プロセッサ上で実行される。 - 特許庁 - A parallelization permission management part 210 cooperates with parallelization permission management parts of other processors to manage permission for parallelization about every combination of subspaces.
並列化許否管理部２１０は、他のプロセッサの並列化許否管理部と協働して、部分空間の組合せごとに並列化の許否を管理する。 - 特許庁 - To change the edge emphasis degree set by a digital filter by absorbing the difference of sharpness of images that is caused by the individual difference of image processors.
装置の固体差に起因する画像の鮮鋭度の違いを吸収した形でデジタルフィルタによるエッジ強調度を変更できるようにする。 - 特許庁 - Since multi-core processors have become the standard architecture for general purpose machines, programmers are required to write software optimized for parallelism.
マルチコア・プロセッサが汎用マシンの標準アーキテクチャになったので、プログラマは、並列性について最適化されたソフトウェアを書くことが必要とされる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright © 1995-2026 Hamajima Shoten, Publishers. All rights reserved.
