「Processors」を含む例文一覧(2685)
＜前へ 1 2 .... 27 28 29 30 31 32 33 34 35 .... 53 54 次へ＞- During normal system operation, a plurality of management processors 105 monitor system sensors 120 for detecting the system power, temperature, and cooling fan status, and make necessary adjustment.
通常のシステム動作中、複数の管理プロセッサ１０５は、システムの電力、温度、および冷却ファン状態を検出するシステム・センサ１２０を監視し、必要な調節を行う。 - 特許庁 - To reduce time for transferring a document file when transmitting a document file stored in a box of an information processor and the like to other image processors via a network.
情報処理装置等のボックス内に保存されたドキュメントファイルを、ネットワークを介して他の画像処理装置に送信する際に、ドキュメントファイルの転送時間の短縮化を図る。 - 特許庁 - To lower a rate of occurrence of paper jamming and to improve processing efficiency in a post processor, in an image forming system in which a plurality of post processors are connected to an image forming apparatus.
画像形成装置に複数の後処理装置が連結された画像形成システムにおいて、用紙ジャム発生率を低下し、後処理装置の処理効率を向上する。 - 特許庁 - An operation test control means 14 controls the operation tests of processors which are in test run states to conduct a specified operation test.
そして、動作試験制御手段１４は、動作状態が試験走行状態となっているものについての動作試験を制御し、所定の動作試験を実行させる。 - 特許庁 - This receiver includes the fast receiving memories 104A and 104B which can be fast accessed from the external processors 111A and 111B with capacity smaller than a slow receiving memory 113.
受信低速メモリ１１３よりも小容量で、外部処理装置１１１Ａ、１１１Ｂから高速にアクセス可能な受信高速メモリ１０４Ａ、１０４Ｂを備えている。 - 特許庁 - When a processing function of one of the processors 16a-16f is in an open status, an attribute obtaining means 10 obtains the attribute of an execution unit 15g which is waiting for execution.
プロセッサ１６ａ〜１６ｆのどれかの処理機能が開放状態のとき、属性取得手段１０は、実行待ちをしている実行単位１５ｇの属性を取得する。 - 特許庁 - To provide a multiprocessor device causing no degradation of performance in a main processor even if using part of a main memory of the main processor as a shared memory with sub-processors.
メインプロセッサの主記憶メモリの一部をサブプロセッサとの共有メモリとして使用してもメインプロセッサのパフォーマンス低下が発生しないマルチプロセッサ装置を実現する。 - 特許庁 - To provide a hierarchical cache memory device of a plurality of processors for retrieving at high speed with a small circuit scale while satisfying multilevel inclusion, and a data retrieval method.
マルチレベルインクルージョンを満足しつつ、小さい回路規模で、検索を高速に行える複数のプロセッサの階層キャッシュメモリ装置およびデータ検索方法を提供する。 - 特許庁 - Processors 301a to 301c are respectively provided with history parts 302a to 302c for storing a history and history analyzing parts 303a to 303c for analyzing the history.
各処理装置３０１ａ〜３０１ｃは、履歴の蓄積を行なう履歴部３０２ａ〜３０２ｃと、履歴の解析を行なう履歴解析部３０３ａ〜３０３ｃとを有している。 - 特許庁 - In the information processing apparatus, two I/O processors ((A), (B)) 6 compete for the acquisition of the right of use of a scramble key generating device 8A detachably stored in a housing part 8.
収納部８に取り外し自在に収納されるスクランブル鍵生成装置８Ａの使用権の獲得は、２台のＩ／Ｏ処理装置（（Ａ），（Ｂ））６によって争われる。 - 特許庁 - The processor 100 is provided with a distribution/collection processor 110 and plotting processors 120, 130 and 140, which are connected to a network 300.
描画処理装置１００は、ネットワーク３００に接続された分配・回収用処理装置１１０、描画処理用処理装置１２０、１３０、１４０から構成されている。 - 特許庁 - A line controller consists of plural communication controllers (CCU) 41 to 43 and each CCU consists of one of control processors(COP) 11 to 13 and one of line adapters(LA) 22 to 25.
回線制御装置は、複数の通信制御装置（ＣＣＵ）４１〜４３からなり、各ＣＣＵはコントロールプロセッサ（ＣＯＰ）１１〜１３とラインアダプタ（ＬＡ）２２〜２５からなる。 - 特許庁 - To provide a test system automatically generating a command row generating an access to a memory by same timing from a plurality of processors in a symmetric multi-processor sharing a memory.
メモリを共有するSymmetric Multi プロセッサにおいて、複数プロセッサから同一タイミングでメモリへのアクセスを発生する命令列を自動生成する試験方式を提供する。 - 特許庁 - When an interrupt is applied to any of a plurality of processors 3, an interrupt controller 2 predicts the operation rate of each processor 3 when the interrupt is applied.
割り込みコントローラ２は、複数のプロセッサ３のいずれかに割り込み処理を割り当てる場合に、割り込み処理を割り当てた場合の各プロセッサ３の動作率を予測する。 - 特許庁 - To provide a technology to find a set of proper attributes for classifying messages transmitted/received to/from a plurality of information processors of an IT system for each transaction.
ＩＴシステムが有する複数の情報処理装置で送受信されたメッセージを，トランザクションごとに分類する適切な属性の集合を求める技術を提供する。 - 特許庁 - Power consumption, when a task is executed in each processor is calculated, the tasks are allocated to the processors, such that execution processing amount per unit power consumption becomes a maximum.
タスクを各プロセッサで実行した際の消費電力量を算出し、単位消費電力量当たりの実行処理量が最大となるように、タスクをプロセッサへ割り当てる。 - 特許庁 - To provide image processors, such as, a multifunction device and a printer and an image processing method that perform image processing of high picture quality, while suppressing a memory-mounted amount.
本発明は、メモリ搭載量を抑制しつつ高画質の画像処理を行う複合装置、プリンタ装置等の画像処理装置及び画像処理方法に関する。 - 特許庁 - If the identification information is recognized to be correct by the first information processor X, the terminal T can be connected with one of the second information processors Y.
識別情報が正当であると第１情報処理装置Ｘに認められれば、端末装置Ｔは第２情報処理装置Ｙのいずれかに接続できるようになる。 - 特許庁 - Log generating parts 24f of each service processor generates logs of processing results at the service processors, respectively, and stores them in association with each service ID.
各サービス処理装置のログ生成部２４ｆによってそれぞれそれぞれのサービス処理装置における処理結果のログを生成してサービスＩＤと関連付けて記憶する。 - 特許庁 - To reduce term instructions for ending a thread in a parallel processor system dividing a single program into a plurality of the threads and parallelly executing them in a plurality of processors.
単一のプログラムを複数のスレッドに分割し複数のプロセッサで並列に実行する並列プロセッサシステムにおいて、スレッドを終了させる為のターム命令を削減する。 - 特許庁 - The coding processors 2 and 3 to serve as slaves include motion vector correctors 25 and 26 to continuously use the motion vector detector 21 for coding.
スレーブとなる符号化処理部２，３は、動きベクトル補正部２５，２６を備え、動きベクトル検出部２１で検出された動きベクトルを継承利用して符号化を行う。 - 特許庁 - To provide a method for generating an adequate parallel code from a source code to a computer system composed of a plurality of processors which share a cache memory or a main memory.
キャッシュメモリまたは主記憶を共有する複数のプロセッサから構成される計算機システムに対して、ソースコードより最適な並列コードを生成する方法を提供する。 - 特許庁 - To provide a method for enabling a processor to access a hardware device without causing conflict with other processors included in a computer system.
コンピュータシステム内に含まれる他のプロセッサとの競合を引き起こすことなしにハードウェアデバイスに対する、プロセッサによるアクセスを可能とする方法をていきょうすること。 - 特許庁 - The information processing system 10 is constructed so as to access an HDD 16 from processors 11 and 12 through a first address space or a second address space.
プロセッサ１１，１２からＨＤＤ１６へのアクセスを第１のアドレス空間又は第２のアドレス空間を介して行い得るように情報処理システム１０を構築する。 - 特許庁 - In a license management system, information processors 102 and 103 equipped with an application to be managed by a license and a license management device 101 are connected through a network.
ライセンス管理システムにおいて、ライセンスにより管理されるアプリケーションを備えた情報処理装置１０２，１０３と、ライセンス管理装置１０１をネットワークで接続する。 - 特許庁 - To manage the operations of various kinds of paper sheet processors as a whole for clarifying where the responsibility of an operator on a task lies.
業務に対するオペレータの責任の所在を明確にすることができるように、種々の用紙処理装置の全体に関する運転の管理を行う運転管理システム。 - 特許庁 - When the standard data to be adjusted is set up, the standard data corresponding to that of other processors are automatically adjusted to establish the standard initial data to be automatically set up.
調整標準初期データを設定すると、他のプロセッサそれぞれの対応する標準初期データを自動的に調整し、自動調整標準初期データを設定する。 - 特許庁 - By rate controllers 5A, 5B, an average rate is adjusted so that the average rate becomes lower than the information processing rates measured by the information processors 3A, 3B, 10A, 10B.
レート制御器５Ａ、５Ｂは、情報処理器３Ａ、３Ｂ、１０Ａ、１０Ｂが計測する情報処理レートより平均レートが低くなるように平均レートを調整する。 - 特許庁 - To provide a trace structure and a method improved to use in one or more data processors and providing accurate and non-forced trace and debug functions.
正確かつ非強制的なトレース及びデバッグ機能を提供する、一つ以上のデータプロセッサで使用するために改良したトレース構造及び方法を提供する。 - 特許庁 - To construct a tone generation system by combining a sound source connected to a network such as a LAN and processors functioning as various tone-generation-related devices.
ＬＡＮのようなネットワークに接続されている音源や各種の楽音発生関連の装置として機能する処理装置を組み合わせて楽音発生システムを構築する。 - 特許庁 - By this processing, while performance of image signal processing at the sub-processors being raised, traffic of the system bus for memory-transfer is reduced and deterioration of performance of entire system is prevented.
サブプロセッサにおける画像信号処理のパフォーマンスが向上するとともに、メモリ転送のためのシステムバスのトラフィックを低減し、システム全体の性能の低下を防止する。 - 特許庁 - To display an image normally in an image display part by synchronizing output clocks outputted from respective processors for image processing, with one another in clock units.
各画像処理用プロセッサから出力される出力クロック間の同期をクロック単位でとることにより、画像表示部において正常に画像を表示することができる。 - 特許庁 - To easily respond to a user's intention to shorten a waiting time until required processing is started even with an increase in the number of application programs and data processors that can execute them.
アプリケーションプログラムやそれを実行可能なデータプロセッサの数が増加しても、利用者の志向に容易に答え、所要の処理が開始されるまでの待ち時間を短縮する。 - 特許庁 - The server-processor hybrid system includes (among other things) a set (one or more) of front-end servers (e.g., mainframes) and a set of back-end application optimized processors.
本発明には、（特に）１組の（１つ以上の）サーバ（例えば、メインフレーム）と、１組のフロントエンド・アプリケーション最適化プロセッサとを備えるプロセッサ‐サーバ・ハイブリッド・システムに関する。 - 特許庁 - The server-processor hybrid system comprises (among other things) a set (one or more) of front-end servers (e.g., mainframes) and a set of back-end application optimized processors.
本発明は、（特に）１組の（１つ以上の）フロントエンド・サーバ（例えば、メインフレーム）と、１組のバックエンド・アプリケーション最適化プロセッサとを備えるサーバ‐プロセッサ・ハイブリッド・システムに関する。 - 特許庁 - A control device 20 is provided with an inclination angle sensor 31 that detects an inclination angle, a rotational signal generator 32 that controls rotational operations, and an operation processors 33, 34.
制御部２０には、傾き角度を検出する傾き角度センサ３１と、回転動作を制御する回転信号発生部３２と、演算処理部３３、３４が設けられる。 - 特許庁 - To divide a module loaded to the inside of an information processor in accordance with a load state and to distribute and rearrange the divided modules to the original or other information processors to continue the execution of the module.
情報処理装置の内部にローディングされたモジュールを負荷状況に応じて分割し、元または他の情報処理に振り分けて再配置し、実行を継続する。 - 特許庁 - The processors PGW and M-PGW regulate communication start notification to the processor PPM, according to the regulation rate and regulation time notified by a signal from the processor PPM.
ＰＧＷ及びＭ−ＰＧＷは、ＰＰＭからの信号で通知される規制率、規制時間に応じて、ＰＰＭへの通信開始通知の規制処理を行う。 - 特許庁 - To provide a memory for use in an electronic device provided with two processors, which can flexibly cope with the case in which the kind of each processor is changed into different one.
２つのプロセッサが設けられる電子機器に用いられ、各プロセッサが異なる種類のものに変更された場合にも柔軟に対応できるメモリを提供する。 - 特許庁 - To convey a semiconductor wafer in a high vacuum level between processing chambers and respective processors in a multi-chamber type processor, and hold the interior of a conveying chamber under the high vacuum level to convey a wafer, and directly connect with various kinds of vacuous processor without a buffer chamber.
マルチチャンバ型処理装置における処理室間および各処理装置間における半導体ウエハの高い真空度中における搬送を可能とする。 - 特許庁 - Allocation of an inspection range for a detected result outputted from a line sensor 30 to respective image processors 40-1 to 40-4 is set by means of a controller 50.
制御装置５０は、ラインセンサ３０から出力される検出結果の検査範囲を各画像処理装置４０−１〜４０−４に割り当てる設定を行なう。 - 特許庁 - To provide a system, a method, and a medium for controlling a wafer processing chamber using two or more processors (within one or more computer processing systems), wherein specified functions are assigned to each processor.
それぞれに関数が割り当てられる２つ以上のプロセッサ（一つ以上のコンピュータ処理システム内）を用いてウエハ処理チャンバを制御するためのシステム、方法及び媒体。 - 特許庁 - Each of the processors 2_1-2_n stops the collection of the self-travel history information, and stores the self-travel history information in a nonvolatile memory 13 provided besides the common memory 3.
各プロセッサ2_1〜2_nは、自己の走行履歴情報の収集を停止した後、該走行履歴情報を共有メモリ3以外に設けた不揮発性メモリ13に格納する。 - 特許庁 - The base station device (100a) includes an encoding part (10a), an encoding part (10b), signal processors (10c) to (17c), and antennas (10c-4 to 17c-4).
基地局装置（１００ａ）は、符号化部（１０a）と符号化部（１０ｂ）と、信号処理装置（１０ｃ）から（１７ｃ）までと、アンテナ（１０ｃ−４）から（１７ｃ−４）までとで構成されている。 - 特許庁 - To distribute requests to two networks in a main storage device when requests are issued to the same communication register device in plural arithmetic processors.
複数の演算処理装置において同一通信レジスタ装置へのリクエストが発行された場合、そのリクエストを主記憶装置内の２つのネットワークに分散させること。 - 特許庁 - To transfer data once when a plurality of processors have data request access to the same request address.
複数プロセッサからのデータ要求アクセスに対し、要求アドレスが同一である場合には、データ転送を一回で行うバス制御装置およびその制御方法を提供する。 - 特許庁 - This program generation device 1 generates an execution module 13 from a source code 11 executed on the asymmetric multiprocessor including a plurality of processors, including a library 3b of an OS.
プログラム生成装置１は、複数のプロセッサを含む非対称マルチプロセッサ上で実行され、OSのライブラリ３ｂを含むソースコード１１から実行モジュール１３を生成する。 - 特許庁 - To realize high communication throughput at a low cost without using a communication I/O (input/output) buffer of large capacity in the case of executing data communication between two optional processors.
任意の2つのプロセッサ間でデータ通信を行う場合に、大容量の通信用入出力バッファを用いることなく、低コストで高い通信処理性能を実現する。 - 特許庁 - To provide a production line of a substrate capable of absorbing a variation in processing speed for respective processors on a manufacturing line without degrading operating efficiency of each processor.
各処理装置の稼働効率を落とすことなく、製造ラインにある各処理装置の処理速度のばらつきを吸収することができる基板の製造ラインを提供すること。 - 特許庁 - To provide a visual inspection device executing die comparison inspection, cell comparison inspection, and cell-die mixture comparison inspection by efficiently using processing capability of a plurality of processors.
複数のプロセッサの処理能力を効率良く活用してダイ比較検査，セル比較検査，セルダイ混合比較検査を実施可能な外観検査装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
