「Processors」を含む例文一覧(2685)

＜前へ 1 2 .... 30 31 32 33 34 35 36 37 38 .... 53 54 次へ＞
  • To provide a data processor which makes I/F for data processing modules (processors) versatile to facilitate addition/modification on a data processing module basis in accordance with processing contents.
    データ処理モジュール（プロセッサ）のＩ／Ｆを汎用化し、処理内容に応じてデータ処理モジュール単位の追加変更を容易にすることができるデータ処理装置を提供する。 - 特許庁
  • The multiprocessor having a plurality of processors interconnected so as to be operable via one or more communication buses and a configurable interface circuit is provided.
    １つ以上の通信バスを介して動作可能となるように相互に結合された複数のプロセッサと、コンフィギュラブルなインターフェース回路と、を有するマルチプロセッサを提供する。 - 特許庁
  • To execute the same debugging processing as an external debugger by a simple configuration even when the external debugger cannot be connected in a microprocessor system incorporating a plurality of processors.
    複数のプロセッサを内蔵するマイクロプロセッサシステムにおいて、外部のデバッガを接続できない場合であっても、簡易な構成によって同様のデバッグ処理を実行する。 - 特許庁
  • To efficiently and reliably perform device driver updating for a plurality of information processors connected by a network to use peripheral devices.
    ネットワーク接続された複数の情報処理装置が周辺機器を使用するためのデバイスドライバに対するバージョンアップを、効率的かつ確実に行うことが可能にする。 - 特許庁
  • To provide a system by which a plurality of information processors can be simultaneously used by using only one IC card without using a plurality of IC cards.
    複数枚のＩＣカードを用いることなく、１枚のＩＣカードのみを用いることで、複数台の情報処理装置を同時に利用することのできるシステムを提供する。 - 特許庁
  • To reduce a time necessary for interprocessor communication when the processing of forward/backward substitution in simulation of an electric power system is performed by a plurality of processors in parallel.
    電力系統のシミュレーションにおける前進／後退代入の処理を複数のプロセッサで並列処理する際のプロセッサ間通信に要する時間を低減させる。 - 特許庁
  • The image diagnosis assistance system includes a DICOM server 1, a CAD server 2, and CAD processors 3-1 to 3-n which are communicatable with each other via a communication network 6.
    画像診断支援システムは、通信ネットワーク６を介して互いに通信可能なＤＩＣＯＭサーバ１と、ＣＡＤサーバ２およびＣＡＤ処理装置3-1〜3-nとを含む。 - 特許庁
  • Each of the video recorder 1, the PC 2, and the home server 4 includes file management information for correlating the files shared in the network to respective information processors storing the files.
    ビデオレコーダ１・パソコン２・ホームサーバ４は、ネットワーク内で共有するファイルと該ファイルを記憶している情報処理装置とを関連づけるファイル管理情報を所有する。 - 特許庁
  • To run the program of great processing quantity by combining plural processors in an image processor and making these plural processor partially charge processing.
    画像処理装置において、複数のプロセッサーを組み合わせ、それら複数のプロセッサーに処理を分担させることによって、処理量の多いプログラムを実行させること。 - 特許庁
  • We got a guy working for the company two months walks out the door with a box of processors on tuesday has a ticket for florida on wednesday but on thursday, he gets found in a dumpster.
    「オレ達は、従業員の男を、2ヶ月間 マークしていた...」 「...ヤツは、火曜日に、こいつの入った カバンをもって玄関を出た...」 「...翌日のフロリダ行き チケットを持ってだ...」 - 映画・海外ドラマ英語字幕翻訳辞書
  • snoop other processors' access to system memory
    他のプロセッサーからのシステムメモリーへのアクセスを監視する《この機能を用いて, 外部からメモリー内容が変更されたとき, 内部キャッシュと矛盾が生じないようにキャッシュデータを無効にしたりする》 - 研究社 英和コンピューター用語辞典
  • It is believed that Shuto originally came from salted fish guts, made and eaten by fishermen and processors who made it from the large amount of guts removed when they made namaribushi (boiled and half-dried bonito).
    もともとは生利節を製造する際に大量に出る内臓を、漁師や加工業者が塩辛にして食べていたものが始まりであると言われている。 - Wikipedia日英京都関連文書対訳コーパス
  • It can be used to implement a news reader or poster, or automated news processors.
    このクラスは NNTP プロトコルのクライアント側を実装しています。 このモジュールを使えば、ニュースリーダや記事投稿プログラム、または自動的にニュース記事を処理するプログラムを実装することができます。 - Python
  • The read scalar data are transferred through paths 30-33 to a scalar register 8 and distributed to vector processors 4-5 except for a vector processor, where the relevant scalar data exist.
    読み出されたスカラデータは、パス３０〜３３を介して、スカラレジスタ８に転送されると共に、当該スカラデータが存在していたベクトルプロセッサ以外のベクトルプロセッサ４〜５に分配される。 - 特許庁
  • A control program 101 sets one of the plurality of logical processors through an ACPI interface 170 so as to perform the clock boosting when the predetermined conditions are met.
    制御プログラム１０１はＡＣＰＩインターフェース１７０を通じて所定の条件が成立したときにクロック・ブーストするように複数の論理プロセッサのいずれかを設定する。 - 特許庁
  • In each of clusters coupled by an inter-cluster coupling network, a remote access controller which is connected to arithmetic processors is provided with an in-cluster synchronism controller 310.
    クラスタ間結合網で結合された各クラスタ内において、複数の演算プロセッサと接続されるリモートアクセス制御装置に、クラスタ内同期制御装置３１０を設ける。 - 特許庁
  • This parallel processing apparatus using the genetic algorithm comprises the plurality of processors.
    本発明は、この遅れ時間がなく、各プロセッサが効率よく並列処理し最適化問題をより高速にそしてより高品質に解くことができる並列処理装置を提供することにある。 - 特許庁
  • In the information processor 10 having a function for sorting the image data in one order into two or more print processors 20, it has a function for sorting the image data in one order into two or more print processors according to an operating state and/or print size and outputting information about the sorted results.
    １つのオーダー中の画像データを２以上のプリント処理装置２０に振り分ける機能を有する情報処理装置１０であって、稼働状況及び／またはプリントサイズに応じて、２以上のプリント処理装置に１つのオーダー中の画像データを振り分け、当該振り分けられた結果の情報を出力する機能を有することを特徴とする。 - 特許庁
  • In this image processing device performing image processing in parallel by means a plurality of processors, each of scanning lines is divided into a plurality of partial areas, and on at least one scanning line constituting an image, image processing is carried out in parallel by allocating at least one of a plurality of processors to each of the partial areas.
    複数のプロセッサを用いて並列に画像処理を行う画像処理装置であって、イメージを構成する少なくとも１つの走査ラインについて、個々の走査ラインを複数の部分領域に分割した場合の、前記部分領域のそれぞれに前記複数のプロセッサのうち少なくとも１つを割り当てて並列に画像処理を行うことを特徴とする。 - 特許庁
  • To realize improvement of image processing capability using parallel image processing processors for an image processor of an inspecting apparatus by improving transmission throughput from a sensor etc., being an input means for image data to the image processing processors by solving problems of skew management between bus lines and electrical mutual interference between bus signal lines, etc.
    検査装置における画像処理装置において、並列画像処理プロセッサを用いて画像処理能力の向上を画像データの入力手段であるセンサ等から画像処理プロセッサまでの伝送スループットの向上をバス線間のスキュー管理や、バス信号線間の電気的な相互干渉等を解決して実現することを目的とする。 - 特許庁
  • An SIMD control part 163 divides the image data of the processing object into a number of the parallel number selected by the parallel number selection part 162 to be provided to the processors of the number of the parallel number along with an expansion instruction at the required magnification, and synthesizes image data expansion processing results by the respective processors based on the expansion instruction to generate expansion image data.
    ＳＩＭＤ制御部１６３は、処理対象の画像データを並列数選択部１６２により選択された並列数の数に分割して該並列数の数のプロセッサに上記要求倍率での拡大命令とともに与え、該拡大命令に基づく各プロセッサによる画像データ拡大処理結果を合成して拡大画像データを生成させる。 - 特許庁
  • In this backup method backing up the data by use of the plurality of information processors connected to the network, information related to possibility of the backup is collected from the plurality of other information processors connected to the network, and the collected information is attached with an address for identifying another information processor and is stored in a storage device.
    ネットワークに接続される複数の情報処理装置を用いてデータのバックアップを行うバックアップ方法において、ネットワークに接続される複数の他の情報処理装置から、バックアップの可能性に関する情報を収集し、収集された情報を、他の情報処理装置を識別するアドレスを付して記憶装置に記憶しておく。 - 特許庁
  • Also, a reception beam former 46 provided with some processing channels connected to the intra-group reception processors is provided and the respective processing channels are provided with beam former delay for synthesizing a reception beam from the echo by delaying signals received from the intra-group reception processors and a beam former adder 50 for receiving and adding the signals from the processing channels.
    また、グループ内受信プロセッサに接続される幾つかの処理チャンネルを含む受信ビームフォーマ４６を含み、各処理チャンネルは、グループ内受信プロセッサから受信した信号を遅延させることによってエコーから受信ビームを合成するビームフォーマ遅延と、処理チャンネルからの信号を受信して加算するビームフォーマ加算器５０を含む。 - 特許庁
  • An image processor which performs image processing in parallel by using a plurality of processors is equipped with a control means for performing the image processing in parallel by assigning at least one of the plurality of processors to each of a plurality of partial areas when individual scanning lines constituting an image are each divided into the plurality of partial areas.
    複数のプロセッサを用いて並列に画像処理を行う画像処理装置であって、イメージを構成する少なくとも１つの走査ラインについて、個々の走査ラインを複数の部分領域に分割した場合の、前記部分領域のそれぞれに前記複数のプロセッサのうち少なくとも１つを割り当てて、並列に画像処理を行う制御手段を備える。 - 特許庁
  • The network repeater has (i) a distributed processing mode where each of the plurality of distributed processors performs destination search for a received packet and transmits the packet to an external device, and (ii) a centralized processing mode where each of the plurality of distributed processors transmits a received packet to the centralized processor without performing destination search for the received packet.
    ネットワーク中継装置は、（ｉ）複数の分散処理部のそれぞれが、受信したパケットの宛先検索を実行してパケットを外部装置に転送する分散処理モードと、（ｉｉ）複数の分散処理部のそれぞれが、受信したパケットの宛先検索を実行すること無くパケットを集中処理部に転送する集中処理モードとを有する。 - 特許庁
  • To provide a dual-port memory control unit which can adjust the data access timing of a processor by delaying by a certain time and outputting a signal for disapproving a data access request to one of a plurality of processors so that, when a plurality of processors make requests to access data in a memory area, the data in the memory area are stably read and written.
    複数のプロセッサからメモリ領域のデータに対するアクセス要請があるとき、メモリ領域のデータを安定的に読み取り／書き込みするため、いずれか一つのプロセッサに、データアクセス要請の拒否信号を一定時間遅延させて出力することで、プロセッサのデータアクセスタイミングを調整し得るようにしたデュアルポートメモリコントローラを提供する。 - 特許庁
  • When the thread group is determined as a tightly coupled thread group, the real-time processing system executes scheduling processing for dispatching the thread groups belonging to the tightly coupled thread group respectively to processors (versatile processing units (VPU)) corresponding to the number of the thread groups, so as to execute concurrently the thread groups belonging to the tightly coupled thread group respectively by the different processors (VPU).
    スレッドグループが密結合スレッドグループであることが判別された場合、リアルタイム処理システムは、密結合スレッドグループに属するスレッド群がそれぞれ別のプロセッサ（ＶＰＵ）によって同時に実行されるように、密結合スレッドグループに属するスレッド群を当該スレッド群の個数分のプロセッサ（ＶＰＵ）にそれぞれディスパッチするためのスケジューリング処理を実行する。 - 特許庁
  • The program preparation support device for the PLC comprising the plurality of processors is configured to enable the user to specifically assign the programs to the respective processors and to clearly specify a processor of a global variable concerning the declaration of the global variable which is a variable accessible from a plurality of programs.
    本発明の複数プロセッサを備えるＰＬＣ用プログラム作成支援装置は、プログラミングの際に、ユーザが、明示的に各プロセッサへのプログラムの割り当てを指定できるようにし、また複数のプログラムからアクセス可能な変数であるグローバル変数の宣言について、いずれのプロセッサのグローバル変数であるかを明示的に指定できるように構成した。 - 特許庁
  • A resource management part dynamically manages the use status at least a part of the hardware resource including processors in an external device for executing program processing, and the status of at least a part of the hardware resource including processors in the own device being used by the external device for executing processing, depending on the situations.
    資源管理部は、外部装置内のプロセッサを含むハードウエア資源のうち少なくとも一部をプログラムの処理実行に利用する利用状況と、当該装置内のプロセッサを含むハードウエア資源のうち少なくとも一部が外部装置によって処理実行に利用される被利用状況と、をそれら状況に応じて動的に管理する。 - 特許庁
  • This system is constituted by providing plural dealer processors having a means to set the charging information in which delivery date based on period to be required for a processing of a request from a customer is specified and a charging processor having a means to perform charging based on delivery information to be included in the charging information by receiving the charging information from the dealer processors.
    前記顧客からの要求の処理に要する期間に基づいた納期を指定した課金情報を設定する手段を有する、複数個の業者処理装置と、業者処理装置から課金情報を受信して、該課金情報に含まれる納期情報に基づいた課金を行う手段を備えた課金処理装置とを備えるように構成する。 - 特許庁
  • The master processor 1 transfers compressed slave processor operation information stored in the external recording device 3 to individual memories 22-1 and 22-2 for all slave processors 2-1 and 2-2 requiring IPL and starts the normal operation after confirming that slave processors 2-1 and 2-2 have started operations by using transferred operation information.
    主プロセッサ１はＩＰＬを必要とする全ての従プロセッサ２−１，２−２に対して外部記録装置３に格納されている圧縮された従プロセッサ運転情報を個別メモリ２２−１，２２−２に転送し、従プロセッサ２−１，２−２が転送された運転情報による動作を開始したことを確認した上で通常動作を開始する。 - 特許庁
  • In a structure for executing data processing while relating a plurality of logical processors to a physical processor by time sharing, processing for mapping and storing a logical processor-corresponding context table laid in a non-applied state of the physical processor to a logical partition address space corresponding to a logical partition as the application object of the logical processors is executed.
    複数の論理プロセッサをタイムシェアリングによって物理プロセッサに対応付けてデータ処理を実行する構成において、物理プロセッサの非適用状態にある論理プロセッサ対応のコンテキストテーブルを、論理プロセッサの適用主体としての論理パーティションに対応する論理パーティションアドレス空間にマップして保存する処理を実行する。 - 特許庁
  • The content processor is provided with: content list display processors 8 and 9 for displaying a list of contents to a display part 6; and copy right management standard display processors 8 and 9 for displaying the copy right management standard of the content in association with each content in the list of the contents, together with the list of contents.
    コンテンツの一覧を表示部６に表示するコンテンツ一覧表示処理装置８，９と、前記コンテンツの著作権管理規格を、前記コンテンツの一覧における各コンテンツにそれぞれ対応させた状態として前記コンテンツの一覧とともに前記表示部６に表示する著作権管理規格表示処理装置８，９とを備えたこと。 - 特許庁
  • To provide a processor integrated circuit capable of reducing hardware design manhours, in a processor integrated circuit provided with (n) processors (n is a natural number not smaller than 2) different in latency of DMA (Direct Memory Access) and (n) DMA mediation circuits for executing DMA via arithmetic units by mediating access to the respective processors.
    ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）のレイテンシが異なるｎ（ｎは２以上の自然数）個のプロセッサと、各プロセッサに対するアクセスを調停し、演算器を介してＤＭＡを行うｎ個のＤＭＡ調停回路とを備えたプロセッサ集積回路において、ハードウェア設計工数を削減できるプロセッサ集積回路を提供する。 - 特許庁
  • By computing based on a differential equation or a difference equation corresponding to the pronounciation mechanism of a wind instrument, processors 103, 113, 123 generating nearly equal waveform to the sound of the wind instrument, and a microphone 101 inputting a voice signal as a forced vibration term of the differential equation or the difference equation to the respective processors 103, 113, 123 are provided.
    管楽器の発音メカニズムに対応した微分方程式または差分方程式に基づいた演算を行うことにより、管楽器音に略等しい波形を生成するプロセッサ１０３，１１３，１２３と、微分方程式または差分方程式の強制振動項として音声信号を各プロセッサ１０３，１１３，１２３に入力するマイク１０１を設ける。 - 特許庁
  • The virtual computer management part 102 detects access from the virtual processors 105 and 106 to the virtual resources, and determines relevancy between the virtual processors and the virtual resources based on the frequency of access, and when transferring the virtual computer 103 from the transfer source physical node 101 to the transfer destination physical node 201, the virtual computer management part 102 uses the determined relevancy.
    仮想計算機管理部１０２は、仮想プロセッサ１０５及び１０６から仮想資源へのアクセスを検出し、アクセスの頻度に基づいて、仮想プロセッサと仮想資源との関連の度合いを求め、仮想計算機１０３を転送元の物理ノード１０１から転送先の物理ノード２０１に転送させる際、求めた関連度を利用する。 - 特許庁
  • A master/slave control circuit 30 which can perform master/ slave switching control of processors A 10 and B 20, a trace control circuit 40 that instructs whether normal trace control or trace control for analysis should be performed and a trace information control circuit 50 which shows a plurality of address space ranges by holding a plurality of addresses control the trace information of the processors.
    プロセッサＡ１０及びプロセッサＢ２０のマスタ／スレーブ切り替え制御ができるマスタ／スレーブ制御回路３０と、通常のトレース制御か解析用のトレース制御かを指示するトレース制御回路４０と、アドレスを複数保持する事により複数のアドレス空間範囲を示すトレース情報制御回路５０とによりプロセッサのトレース情報を制御する。 - 特許庁
  • To provide an image processing system which decentralizes the load of image processing and image output and improves the throughput by transferring jobs which are not processed yet and queued among interconnected image processing systems according to the state of the load distribution of image processors constituting the system and image output devices connected to the image processors.
    システムを構成する各画像処理装置の負荷分散、画像処理装置に接続された画像出力装置の状態に応じて、相互に接続された画像処理システム間で未処理でキューイングされているジョブの転送を行い、画像処理と画像出力の負荷分散、処理効率を向上させた画像処理システムを提供する。 - 特許庁
  • To provide a memory management device for efficiently managing a memory in processing data in a shared memory to be shared by a plurality of processors.
    本発明は、複数のプロセッサにより共有される共有メモリにおいてデータを処理する際、効率良くメモリを管理することが可能なメモリ管理装置を提供しようとするものである。 - 特許庁
  • The digital signal processors 41 and 42 connected with the LANs 91 and 92 calibrate own system clock by the use of the standard civil time outputted from the GPS clock receivers 31 and 32.
    ＬＡＮ９１、９２に接続される信号処理プロセッサ４１、４２は、ＧＰＳクロック受信機３１、３２から出力される標準時刻を使用して、自身のシステムクロックを較正する。 - 特許庁
  • When a new call is inputted, the processor 21 accepts the new call and allocates the new call to one of the processors 21-24 based on the resource use rate of each processor 21-24.
    新規呼が入力されると、プロセッサ２１は、その新規呼の受付を行い、各プロセッサ２１〜２４のリソース使用率に基づいて、その新規呼を、プロセッサ２１〜２４のいずれかに振り分ける。 - 特許庁
  • To improve an operation rate of a processor by reducing an idling time period of the processor created when processes of a plurality of pages are carried out in concurrent processing of band data using multiple processors.
    マルチプロセッサを使用したバンドデータの並列処理において、複数ページ処理時に発生するプロセッサの遊休時間を減少させ、プロセッサの稼働率を向上させることである。 - 特許庁
  • Even when all the memory subsets inside all the cells of the shared memory system can be accessed by all processors, bus competition to occur inside a shared memory is remarkably reduced.
    たとえ共用メモリ・システムの全てのセル内の全てのメモリ・サブセットが、全てのプロセッサによりアクセス可能であっても、共用メモリ内で発生するバス競合が多大に低減される。 - 特許庁
  • Processors 561-564 test the digital sample in a real-time operation mode, generate an event detection signal in response to detection of a prescribed abnormal event, and use a prescribed quantity of the digital sample for display.
    プロセッサ561-564は実時間動作モードにてデジタル・サンプルを試験し、所定異常イベントの検出に応答してイベント検出信号を発生し、所定量のデジタル・サンプルを表示に用いる。 - 特許庁
  • Priorities are initially assigned according to the respective bandwidth needs of the processors, and can be modified from the comparison of actual accesses with expected accesses to the bus.
    優先度は最初にプロセッサの夫々の帯域幅の要求に従って割当てられるが、バスへの実際のアクセスと予測されるアクセスとの比較に基づいて変更されることができる。 - 特許庁
  • According to the loads on the data processors, readout ranges of the decentralized data that they are put in charge of are reduced or changed so that areas connecting with current readout ranges are successively read out.
    データ処理装置の負荷に応じて分散配置データの読み出し担当範囲を縮小、あるいは現在の読み出し範囲に連なる領域を連続して読み出すように変更する。 - 特許庁
  • To sequentially input journals that respective data processors acquire at intervals of a certain time, to perform merging of the journals in a common- use data base, and to use them for subsequent processes without any delay.
    各データ処理装置が取得したジャーナルを一定時間単位で逐次入力し、ジャーナルの共用データベースへのマージ処理を行ない、後続のプロセスに遅滞なく利用させる。 - 特許庁
  • The core-processors 11 to 13 operate an OS of single stack, their degrees of priority are set, for example, to "core 0<core 1<core 2" and connected to an internal bus 14 and an external bus 15.
    コアプロセッサ１１〜１３は、シングルスタックのＯＳで動作するもので、その優先度は例えば「コア０＜コア１＜コア２」に設定され、内部バス１４及び外部バス１５に接続される。 - 特許庁
  • In the mass production line of the semiconductor manufacturing process, the foreign matter inspecting device is miniaturized and placed on a carrying system between the input and output ports of a processor or between processors in a semiconductor manufacturing line.
    半導体製造工程の量産ラインにおいて、異物検査装置を小型にし、半導体製造ラインの処理装置の入出力口あるいは処理装置間の搬送系に載置する。 - 特許庁
  • This device is provided with a synchronizing means for executing instructions, which are fetched during the time when a synchronizing instruction command is fetched until a synchronism cancel command is fetched, synchronously among plural vector processors.
    同期指示命令をフェッチしてから同期解除命令をフェッチするまでの間にフェッチした命令を複数のベクトルプロセッサ間で同期をとって実行する同期化手段を備える。 - 特許庁
＜前へ 1 2 .... 30 31 32 33 34 35 36 37 38 .... 53 54 次へ＞

例文データの著作権について