「Processors」を含む例文一覧(2685)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 53 54 次へ＞
  • Processors 5, 16, 20 for analyzing effluents from the chambers are also provided.
    チャンバからの流出物を分析するためのプロセッサ５、１６、２０も設けられている。 - 特許庁
  • A system program is provided with plural data processing functions to be executed by each of processors.
    システムプログラムに各プロセッサで実行される複数のデータ処理機能が設けられる。 - 特許庁
  • The initialization mechanism 110 includes means for issuing a starting instruction to processors 160 and 170, and I/O processors 240 to 243 included in I/O cards 210 to 213.
    初期化機構１１０は、プロセッサ１６０、１７０及びＩ／Ｏカード２１０〜２１３が備えるＩ／Ｏプロセッサ２４０〜２４３に起動命令を発行する手段を備える。 - 特許庁
  • Garbage collection operations are distributed across a plurality of the processors in the heterogeneous multiprocessor system.
    異機種マルチプロセッサ内の複数のプロセッサにわたってガーベッジコレクションが分散される。 - 特許庁
  • To provide a system capable of efficiently transferring data between processors.
    プロセッサ間のデータ転送を効率よく行うことが可能なシステムを提供すること。 - 特許庁
  • The drawing control CPU 32 powers off the drawing processors other than the determined drawing processors required for satisfying the request of the image processing command.
    そして、描画制御ＣＰＵ３２は、この画像処理コマンドの要求を満たすために必要であると決定した描画プロセッサ以外の描画プロセッサへの電源をオフする。 - 特許庁
  • To allow a radio exchange operated by a plurality of processors to conduct call division control through the automatic discrimination of traffic of radio resources and the load of the processors.
    複数プロセッサで運用されている無線交換機において、自動的に無線リソースのトラヒック，プロセッサの負荷状況から判断して、呼の振り分け制御を行う。 - 特許庁
  • In the system comprising a plurality of multi-core processors, operation cores which a plurality of different processors have are assigned to a process of an operating system or the processing of a thread.
    また、複数のマルチコアプロセッサからなるシステムにおいて、オペレーティングシステムのプロセス又はスレッドの処理に、複数の異なるプロセッサが有する演算コアを割り当てる。 - 特許庁
  • This data processing system 2 is provided with multiple processors 4 and 6 sharing a main memory 18.
    データ処理システム（２）は主メモリ（１８）を共有する複数のプロセッサ（４，６）を含む。 - 特許庁
  • To provide a system (10) for calculating a convolution of a data function by a filter function by utilizing an array (12) of processors (14) including first and last processors.
    最初および最後のプロセッサを含む、プロセッサ（１４）のアレイ（１２）を利用して、フィルタ関数によるデータ関数の畳み込みを計算するシステム（１０）を提供すること。 - 特許庁
  • To provide a program preparation support device for a PLC (programmable controller) comprising a plurality of processors enabling a user to specifically assign programs to the respective processors.
    各プロセッサへのプログラムの割り当てをユーザが明示的に行うことが可能な複数のプロセッサを備えるＰＬＣ用プログラム作成支援装置を提供することにある。 - 特許庁
  • The determined number of processors generate print data as many as the determined number of layers.
    決定された数のプロセッサが決定されたレイヤーの数の印刷データを生成する。 - 特許庁
  • The synchronizing circuit 21 pass answer data showing that the synchronization is successful to the processors when the read access from the processors is completed within a predetermined time.
    同期回路２１は、各プロセッサからのリードアクセスが、予め定められた時間内にあったときは、同期化が成功したことを通知する応答データを各プロセッサに同時に渡す。 - 特許庁
  • The information processors 11-14 share execution of a plurality of information processing operations between them.
    情報処理装置１１〜１４は、複数の情報処理を分担して実行する。 - 特許庁
  • One or more image processors 20 and a plurality of image processors 30 classified into groups are connected to a plurality of networks 40 via a router 10.
    １台以上の情報処理装置２０と、グループに分類された複数の画像処理装置３０とがルータ１０を介し、複数のネットワーク４０に接続されている。 - 特許庁
  • To provide a device and a method of sharing a cache among a plurality of processors.
    複数のプロセッサ間でキャッシュを共有する装置及び方法を提供すること。 - 特許庁
  • Dynamic re-configuration is progressed when it is assumed that the remaining processors of a quorum number exist even when at least one processor of the quorum group of the processors is usage impossible.
    プロセッサのクォーラム・グループの少なくとも１つのプロセッサが使用不能であっても、クォーラム個数の残りのプロセッサが存在すると仮定すると、動的再構成が進行する。 - 特許庁
  • The memory 3 is connected to each of the plurality of processors 2-1 to 2-n to store messages sent from each of the plurality of processors 2-1 to 2-n to others.
    モリ３は、複数のプロセッサ２−１〜２−ｎの各々に接続され、複数のプロセッサ２−１〜２−ｎの各々から他のものへ送信されるメッセージを格納する。 - 特許庁
  • This system comprises a plurality of processors 212 to 214 and an object manager 230.
    このシステムは、複数のプロセッサ２１２−２１４とオブジェクトマネージャ２３０とを具備する。 - 特許庁
  • The sub-processor SPE 2A forms a sub-arithmetic processor group SPE 2G in which at least two sub-processors among the plurality of sub-processors SPE 2A have the same structure.
    サブプロセッサーＳＰＥ２Ａは、複数の該サブプロセッサーＳＰＥ２Ａのうち少なくとも２つのサブプロセッサーが同じ構造を有するサブ演算プロセッサーグループＳＰＥ２Ｇを形成する。 - 特許庁
  • The bus arbiter assigns a first tier weight to each of the processors in a first tier, and a second tier weight to each of the processors in a second tier.
    バスアービタは、第１の層内のプロセッサの各々に対して第１の層の重みを割り当て、第２の層内のプロセッサの各々に対して第２の層の重みを割り当てる。 - 特許庁
  • To provide a distributed computing method for distributing computing tasks among multiple processors.
    複数のプロセッサに計算タスクを分散させる分散コンピューティング方法の提供。 - 特許庁
  • To prevent a practical communication speed from being lowering in data transmitting/receiving among data processors.
    データ処理装置間のデータ送受の実質の通信速度の低下を防止する。 - 特許庁
  • The remote access device 2 displays the same operation screen A as those of the image processors 1.
    リモートアクセス装置２は、画像処理装置１と同じ操作画面Ａを表示する。 - 特許庁
  • A system comprises a plurality of processing cells having a plurality of processors.
    本発明に係るシステムは、複数のプロセッサを有する複数の処理セルを備える。 - 特許庁
  • A data storage device is provided with a plurality of computer processors respectively having an internal memory and a plurality of indicators for unsharing showing 'having clean data' connected to the plurality of computer processors.
    データ記憶装置は、それぞれが内部メモリを持つ複数のコンピュータプロセッサと、該複数のコンピュータプロセッサに接続された複数の非共用「クリーンデータ有り」インジケータを備える。 - 特許庁
  • A plurality of the processors 130_-1 encodes sub image signals at a designated bit rate.
    複数のプロセッサ１３０_-iは指定されたビットレートで副画像信号を符号化する。 - 特許庁
  • To efficiently transmit data inside a memory accessed by a plurality of processors to another memory.
    複数のプロセッサがアクセスするメモリ内のデータを、他のメモリに効率よく伝送する。 - 特許庁
  • To efficiently perform processing by distributing the processing to a plurality of slave processors.
    複数の子プロセッサに処理を分散させて効率よく処理を行うことができる。 - 特許庁
  • Then, one out of the processors is selected as an output device, and the output device requests the processed partial data to the other document processors by simultaneous announcement or the like.
    次いで、装置の内の１つが出力装置として選択され、出力装置は同報等によって他のドキュメント処理装置に処理された部分データを要求する。 - 特許庁
  • Memory areas of the common memory 14 to be allocated to respective processors are secured, and the respective memory areas are provided with a plurality of reference counters corresponding to the plurality of processors one to one.
    各プロセッサに割り当てられる共有メモリ１４のメモリ領域を確保し、各メモリ領域に複数のプロセッサと１対１に対応する複数のリファレンスカウンタを設ける。 - 特許庁
  • The AGC 4 is connected to the coating and developing processors M_1 to M_n through a LAN 9.
    ＡＧＣ４は，塗布現像処理装置Ｍ１〜ＭｎとＬＡＮ９によって接続される。 - 特許庁
  • By fixing the cache areas used by each controller, the exclusive control between processors is made unnecessary and performance deterioration accompanying increase of the processors is prevented.
    各コントローラが使用するキャッシュ領域を固定化することにより、プロセッサ間の排他制御を不要とし、複数プロセッサ化に伴う性能劣化を防止することが可能となる。 - 特許庁
  • (5) passing on of knowledge or teaching of techniques concerning operation of computers or word processors
    五　電子計算機又はワードプロセッサーの操作に関する知識又は技術の教授 - 日本法令外国語訳データベースシステム
  • To provide a device which efficiently performs a high speed parallel operation processing by using a plurality of operation processors.
    多数の演算プロセッサを効率的に高速並列演算処理する装置 - 特許庁
  • A method and a device are provided which execute hardware support communications between processors.
    本発明の方法および装置は、プロセッサ間のハードウェア支援通信を実行する。 - 特許庁
  • Separate software objects (processors) are created to perform these two groups of operations.
    前述の２種類の操作を行う別々のソフトウェアオブジェクト（プロセッサ）が作成される。 - 特許庁
  • The processors process a communication between the processors by dividing inputted information on processor group division into a group communication processing 107 and a group communication processing 108.
    各プロセッサは、入力されたプロセッサグループ分割情報から、プロセッサ間の通信を、グループ内通信処理１０７とグループ間通信処理１０８とに分割して処理する。 - 特許庁
  • Logical blocks are constituted by using one or a plurality of logical processors.
    論理区画は、当初は、１つまたは複数の論理プロセッサを用いて構成される。 - 特許庁
  • To provide a structure pattern mining method suitable for parallel processing by a plurality of processors.
    複数プロセッサの並列処理に好適な構造パターンマイニング方法を提供する。 - 特許庁
  • To unnecessitate ATA bus between two processors included in a data recording and reproducing device.
    データ記録再生装置が備える２つのプロセッサ間のＡＴＡバスを不要にする。 - 特許庁
  • This system comprises a slave processor 2 of SPI communication, a master processor 2 of SPI communication, an SPI cable 5 for connecting both the processors, and an SCI cable 4 for connecting both the processors.
    本システムは、ＳＰＩ通信のスレーブプロセッサ２、ＳＰＩ通信のマスタプロセッサ２、両プロセッサをつなぐＳＰＩケーブル５、両プロセッサの間をつなぐＳＣＩケーブル４、を有する。 - 特許庁
  • An array is formed by connecting a plurality of processors of this kind mutually.
    アレイは、この種類のプロセッサを複数相互に接続することで形成されている。 - 特許庁
  • computer architecture in which processors are connected in a manner suggestive of connections between neurons
    プロセッサーがニューロン間の接続で暗示的な方法でつながれるコンピュータ・アーキテクチャ - 日本語WordNet
  • To improve work space and work efficiency and to easily operate peripheral equipments connected to processors in an electronic endoscope system provided with the plural processors.
    複数のプロセッサを備える電子内視鏡システムにおいて、作業スペース及び作業効率を上げるとともに、プロセッサに接続される周辺機器の操作を容易にする。 - 特許庁
  • The client includes a first proxy; a first memory; and a plurality of first processors.
    クライアントは、第１のプロクシー、第１のメモリ、及び、複数の第１のプロセッサを含む。 - 特許庁
  • To streamline parallel processing of collision processing of virtual objects by a plurality of processors.
    仮想物体の衝突処理の複数のプロセッサによる並列処理を効率化する。 - 特許庁
  • When the respective processors 10a-10d conduct the processings, the automatic work flow server 1 relays information between the respective processors 10a-10d and the terminal 41.
    各処理装置１０ａ〜１０ｄに処理を進めさせる場合、自動ワークフローサーバ１は、各処理装置１０ａ〜１０ｄと端末４１との間で情報を中継する。 - 特許庁
  • The manufacturing device control system 1 includes manufacturing devices 2a to 2c, first information processors 3a to 3c, second information processors 6a to 6c, and a host computer 8.
    製造装置制御システム１は、製造装置２ａ〜２ｃと、第１情報処理装置３ａ〜３ｃと、第２情報処理装置６ａ〜６ｃと、ホストコンピュータ８と、を備える。 - 特許庁
  • Virtual processors of this kind are implemented on one or more processors, and each virtual processor executes one or more processes or threads (collectively called threads).
    これらの仮想処理装置は、１つ以上のプロセッサ上で実行され、それぞれの仮想処理装置は、１つ以上のプロセスまたはスレッド（まとめて、「スレッド」という）を実行する。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 53 54 次へ＞

例文データの著作権について