「Refresh」を含む例文一覧(1813)

＜前へ 1 2 .... 24 25 26 27 28 29 30 31 32 .... 36 37 次へ＞
  • AS complementary data are written in these two memory cells, voltage between bit lines at the time of sense operation can be increased sufficiently and refresh-internal can be lengthened.
    これらの２つのメモリセルには相補なデータが書込まれるため、センス動作時のビット線間電圧は十分大きくすることができ、リフレッシュ間隔を長くすることができる。 - 特許庁
  • When the refresh discharging of the battery is carried out, the battery is charged quickly and the charging is finished faster than charging without refreshing out (S38-S52).
    そして、電池のリフレッシュ放電を行った際に、急速充電を行いリフレッシュ放電を行わない場合よりも短時間で充電を完了させる（Ｓ３８〜Ｓ５２）。 - 特許庁
  • To provide a semiconductor memory which can activate the cell array according to the refresh mode without increasing the number of wirings and circuit area.
    配線本数の増加及び回路面積の増加を招かずに、リフレッシュの種別に応じたセルアレイ部の活性化期間を実現できる半導体記憶装置を提供する。 - 特許庁
  • Also, the value of a refresh register 111R updated at each instruction fetch is extracted as the random number for working and added to the high-order byte of the general purpose register 111R.
    また、命令フェッチ毎に更新されるリフレッシュレジスタ１１１Ｒの値を加工用の乱数として抽出し、汎用レジスタ１１１Ｒの上位バイトに加算する。 - 特許庁
  • The CPU 3 issues an instruction for the control according to an operation state of the system having correlation in the operation temperature of the device before the self-refresh operation is performed by the SDRAM 1.
    ＣＰＵ３は、ＳＤＲＡＭ１によりセルフリフレッシュの動作が行われる前にデバイスの動作温度に相関性を持つシステムの動作状態に応じて制御の指示を行う。 - 特許庁
  • The path setting scheme can maintain an appropriate relationship between a router interface and a packet address for the routing table entry by using power source refresh and a hand-off path setting message.
    パス設定スキームは、電源リフレッシュおよびハンドオフパス設定メッセージを用いて、ルータインタフェースとルーティングテーブルエントリー用のパケットアドレス間の適切な関係を維持する。 - 特許庁
  • To provide an image forming apparatus capable of functioning effectively a refresh process, even when a toner amount of consumption on a developing roller is shifted to one side in an image width direction.
    現像ローラ上のトナー消費量が画像幅方向に偏りのある場合においても、リフレッシュ工程を有効に機能させる画像形成装置を提供する。 - 特許庁
  • The amount of current to satisfy as a refresh current can be made to flow, and a contact cleaning of the stop lamp switch 5 can be performed.
    このため、ストップランプスイッチ５に対し、リフレッシュ電流として満足する大きさの電流を流すことが可能となり、ストップランプスイッチ５の接点クリーニングを行うことが可能となる。 - 特許庁
  • To provide a memory access control circuit capable of efficiently executing access requests and refresh even when the access requests to a semiconductor memory are successively issued.
    半導体メモリに対するアクセス要求が連続して発行される場合でも、アクセス要求とリフレッシュとを効率良く実行することができるメモリアクセス制御回路を提供する。 - 特許庁
  • The (n+m) DRAMs and a selection control means for selecting and controlling the DRAM for performing read and the DRAM for performing refresh among the (n+m) DRAMs are provided.
    （ｎ＋ｍ）個のＤＲＡＭと、（ｎ＋ｍ）個のＤＲＡＭのうち、読出しを行うＤＲＡＭ及びリフレッシュを行うＤＲＡＭを選択して制御する選択制御手段とを備える。 - 特許庁
  • The reduced power state entry process includes saving expedited recovery information in registers of an always on domain and putting an external memory in a self-refresh mode to preserve a system context.
    減少電力状態エントリープロセスは、迅速回復情報を常時オンドメインのレジスタにセーブし、外部メモリを自己リフレッシュモードとしてシステムコンテクストを保存する。 - 特許庁
  • Also, a memory control part 1 includes an SDRAM command control part 11 for shifting the SDRAM 4 to the self-refresh mode or the power-down mode according to an instruction from the timer 92.
    また、メモリ制御部１は、タイマ９２からの指示に応じてＳＤＲＡＭ４をセルフリフレッシュモードまたはパワーダウンモードに移行させるＳＤＲＡＭコマンド制御部１１を含む。 - 特許庁
  • To increase data holding characteristics of a flash memory by efficiently performing refresh processing without affecting the operation of a system even during system operation.
    システム運用中であっても、システムの運用に影響を及ぼすことなく効率よくリフレッシュ処理を行い、フラッシュメモリのデータ保持特性を高めることを可能とする。 - 特許庁
  • To provide a semiconductor memory apparatus reducing a leakage current during a power down mode or a self refresh mode of the semiconductor memory apparatus.
    本発明は、半導体メモリ装置のパワーダウン装置のパワーダウンモード又はセルフリフレッシュモードにおいて、漏れ電流を減少させるための半導体メモリ装置を提供する。 - 特許庁
  • To provide an image forming device allowing a refresh process to function more effectively than a conventional image forming device by consuming toner in a developing device depending on diameter of particle efficiently.
    現像装置内のトナーを粒径別に効率良く消費することにより、リフレッシュ工程を従来に比べて有効に機能させる画像形成装置を提供する。 - 特許庁
  • A semiconductor integrated circuit is provided with a logic circuit and a plurality of semiconductor memory devices formed on a semiconductor substrate, and a refresh control circuit for controlling the semiconductor memory devices.
    半導体基板上に形成される論理回路および複数の半導体記憶装置と、半導体記憶装置を制御するリフレッシュ制御回路とを有する。 - 特許庁
  • This semiconductor storage device comprises a command decoder 1 receiving an external signal and generating a command, a clock buffer 2, gates 3, 4, and a refresh counter 7.
    本発明に係る半導体記憶装置は、外部信号を受けてコマンドを発生するコマンドデコーダ１、外部クロックを受けるクロックバッファ２、ゲート３，４、およびリフレッシュカウンタ７を含む。 - 特許庁
  • At the time of applying a power source, an operation mode control circuit 51 generates a normal operation prohibiting signal NOT prohibiting normal access operation and a refresh mode signal RFSH.
    電源投入時に、動作モード制御回路５１が通常のアクセス動作を禁止する通常動作禁止信号ＮＯＴと、リフレッシュモード信号ＲＦＳＨとを生成する。 - 特許庁
  • According to the said automatic refresh signal aref and the delay signal tRAS delay, the input buffer generator 34 outputs a control signal buffer gen for controlling input buffers 36, 44 and 46.
    入力バッファジェネレータ３４は、前記自動リフレッシュ信号arefと、前記遅延信号tRAS delayとにより、入力バッファ３６、４４、４６を制御する制御信号buffer genを出力する。 - 特許庁
  • The semiconductor memory has: a refresh timer for automatically refreshing of the interior of the semiconductor memory; and a decision circuit deciding the priority order of accessing and refreshing.
    半導体メモリは、リフレッシュ動作を内部で自動的に実行するために、リフレッシュタイマと、アクセス動作およびリフレッシュ動作の優先順を決める裁定回路を有している。 - 特許庁
  • Consequently, the increase of the number of rewriting times to a specific sector is prevented, and the data is prevented from varying owing to the accumulation of disturb by refresh.
    したがって、特定のセクタに対する書換え回数の増加を防止できると共に、リフレッシュによってディスターブの累積によるデータの変化を防止することが可能となる。 - 特許庁
  • A timing signal generating circuit 311 of the image processing apparatus generates the timing signal SYNC and produces a refresh count stop signal RCSTOP synchronously with the timing signal SYNC.
    本画像処理装置のタイミング信号生成回路３１１は、タイミング信号ＨＳＹＮＣを生成しこれに同期してリフレッシュカウント停止信号ＲＣＳＴＯＰを生成する。 - 特許庁
  • The circuit 43 receives a signal from a pulse width expansion circuit 42 and tries not to receive the refresh request signal while the signal is on (H).
    比較回路４３は、パルス幅拡張回路４２からの信号を受け取り、この信号がＯＮ（Ｈ）の期間中は、リフレッシュ要求信号を受け付けないようにする。 - 特許庁
  • To perform refresh operation without being watched from the outside in a semiconductor integrated circuit having a memory cell consisting of capacitors and its control method.
    本発明は、キャパシタからなるメモリセルを有する半導体集積回路およびその制御方法に関し、リフレッシュ動作を外部から見えることなく実行することを目的とする。 - 特許庁
  • 41109Description: After running Refresh Recursively on the root of a CVS filesystem(using the IDE's built-in CVS client), the status of up-to-date files is changed to Local.
    41109問題: CVS ファイルシステムのルートで「再帰的に再表示」を (IDE の組み込み CVS クライアントを使用して) 実行すると、[最新] と表示されているファイルのステータスが [ローカル] に変わります。 - NetBeans
  • By detecting the generation of memory effect of battery, the charge and discharge is made while switching the operation of battery from the usual battery range set to the refresh set range where the generation of memory effect of battery has occurred.
    電池のメモリ効果の発生を検出して、メモリ効果の発生した電池を、通常設定範囲からリフレッシュ設定範囲に切り換えて充放電させる。 - 特許庁
  • A refresh-means 2 refreshes at least one part of the sub-block group of row or column direction intersecting orthogonally with the sub-block group being an object of read-out of the read-out means 5.
    リフレッシュ手段２は、読み出し手段５の読み出しの対象となるサブブロック群と直交する行または列方向のサブブロック群の少なくとも一部をリフレッシュする。 - 特許庁
  • As a result, causes of a failure such as deterioration in data communication speed or short-time communication by a useless refresh operation in a host application disruption in a host application are eliminated.
    この結果、無駄なリフレッシュ動作による無線ホストとのデータ通信速度の低下や短時間の通信途絶など上位アプリケーションにおける障害の原因を排除する。 - 特許庁
  • Since H and L levels are stored in a pair of memory cells corresponding to the store data of one bit, read out sensitivity is improved and a refresh cycle can be prolonged.
    １ビットの記憶データに対して、１対のメモリセルにＨレベルとＬレベルが記憶されるので、読み出し感度が高くなり、リフレッシュサイクルを長くすることができる。 - 特許庁
  • By such a memory, as an external clock is supplied to the command input buffer at the time of data holding mode, a refresh-command is inputted and self-refresh operation can be performed, at the time, an external clock is not supplied to the address input buffer and the data input buffer, current consumption caused by the above can be reduced.
    かかるメモリによれば，データ保持モード時において，外部クロックがコマンド入力バッファに供給されるので，リフレッシュコマンドを入力してセルフリフレッシュ動作を行うことができ，そのとき外部クロックのアドレス入力バッファやデータ入力バッファへの供給が行われないので，それに伴う消費電流を削減することができる。 - 特許庁
  • Each of the core chips CC0 to CC7 includes: a layer address comparison circuit 47 for determining whether the address information SIDADD specifies its own core chip; and a refresh control circuit 200 for refreshing its own memory cell on the basis of the refresh control signal REFb when the address information SIDADD specifies its own core chip.
    コアチップＣＣ０〜ＣＣ７は、アドレス情報ＳＩＤＡＤＤが自らのコアチップを指定するものであるか否かを判定する層アドレス比較回路４７と、アドレス情報ＳＩＤＡＤＤが自らのコアチップを指定するものであるとき、リフレッシュ制御信号ＲＥＦｂに基づき、自らのメモリセルをリフレッシュするリフレッシュ制御回路２００とを含む。 - 特許庁
  • According to a method performing a self-refresh operation in units of memory banks or memory bank groups by receiving an internally generated high power supply voltage without receiving an external high power source voltage in a specific operation mode which is the same as the self-refresh operation, the high power source voltage necessary for operations is constantly applied without lowering the pumping efficiency of a high power supply voltage generator.
    セルフリフレッシュ動作と同一である特定動作モードで外部の高電源電圧を受ける必要なく、内部から生成された高電源電圧を受けてメモリバンク別、またはメモリバンクグループ別にセルフリフレッシュを行う方法によれば、高電源電圧発生器のパンピング効率低下の発生無し、動作に必要な高電源電圧が安定的に印加される。 - 特許庁
  • This image forming device 1 has a developing agent container 51 for storing the two component developer and an agitator 52 for agitating the developing agent in the container 51, and carries out refresh action for ejecting the toner on the developing roller 53 to the photoreceptor drum 2 during non image formation and agitates the developing agent in the agitator 52 prior to refresh action, at a speed faster than at image formation.
    二成分現像剤を収容する現像剤槽５１と、現像剤槽５１内で現像剤を撹拌部５２とを備え、非画像形成時に現像ローラ５３上のトナーを感光体ドラム２上に吐き出すリフレッシュ動作を行う画像形成装置１において、リフレッシュ動作前に、現像剤を画像形成時よりも速く撹拌部５２で撹拌する。 - 特許庁
  • The system includes a video decoder 104 for decoding video data separated from a broadcast wave, a drawing memory 106 for temporarily storing drawing data decoded from the video data, and an IDR (Instantaneous Decoder Refresh) control part 109 for performing control of writing of an IDR still image in the drawing memory 106 just after the video decoder 104 performs program searching for an IDR.
    放送波から分離された映像データをデコードするビデオデコーダ１０４と、映像データからデコードされた描画データを一時的に保存しておく描画メモリ１０６と、ビデオデコーダ１０４がＩＤＲ（Instantaneous Decoder Refresh）を頭だしした直後にＩＤＲの静止画を描画メモリ１０６に書き込む制御を行うＩＤＲ制御部１０９と、を有することを特徴とする。 - 特許庁
  • A refresh circuit 17 which performs a refresh operation to forcively flow an electric current to a battery 18 in which a positive electrode having a positive electrode active material layer adhered on a current collector and a negative electrode having a negative electrode active material layer adhered on a separate current collector are arranged so as to be mutually opposed to in an electrolyte through a separator is installed.
    電解質中に、集電体上に正極活物質層が固着された正極と、別の集電体上に負極活物質層が固着された負極とが、セパレータを介して互いに対向するように配置される電池１８に対して、強制的に電流を流すリフレッシュ動作を行うリフレッシュ回路１７を設ける。 - 特許庁
  • The SDRAM control system is equipped with: an SDRAM 1 having self-refresh function that operates in a high-enegy saving mode; a DRAM controller 2 to perform control for selectively and variably setting an operation temperature setting value for self-refresh in a different temperature range; and a CPU 3 for issuing an instruction for the control of the DRAM controller 2.
    このＳＤＲＡＭ制御システムは、高省エネルギー動作モードで動作するセルフリフレッシュ機能を持つＳＤＲＡＭ１と、セルフリフレッシュ移行時における動作温度の設定値を温度レンジが異なるものとして選択的に可変設定するための制御を行うＤＲＡＭコントローラ２と、このＤＲＡＭコントローラ２による制御の指示を行うＣＰＵ３と、を備えている。 - 特許庁
  • The semiconductor integrated circuit in which the CPU 1 and DRAM 101 are incorporated in a mixed state is provided with a normal operating-time refresh signal generating circuit 102 which controls the signal required for refreshing the DRAM 101 during normal operation and a standby mode-time refresh signal generating circuit 103 which refreshes the DRAM 101 by means of an exciting signal in a standby mode.
    ＣＰＵ１とＤＲＡＭ１０１を混載した半導体集積回路であって、通常動作時にＤＲＡＭ１０１のリフレッシュ動作のために必要な信号を制御する通常時リフレッシュ信号生成回路１０２と、スタンバイモード時に励起信号によりＤＲＡＭ１０１のリフレッシュ動作を行なうスタンバイモード時リフレッシュ信号生成回路１０３を有する。 - 特許庁
  • After the address information from the respective holding parts 11 and 12 is output, a control signal LCH is output, an address-switching part 10 selects a refresh address bus Add(I) which is the object of the next refresh operation, and the respective holding parts 11 and 12 hold an address Add(I) taken into an internal address bus IAdd and its redundancy discrimination result (I).
    各保時部１１、１２からのアドレス情報の出力後、制御信号ＬＣＨが出力され、アドレス切り替え部１０は、次のリフレッシュ動作の対象となるリフレッシュアドレスバスＡｄｄ（Ｉ）を選択し、各保持部１１、１２は、内部アドレスバスＩＡｄｄに取り込まれたアドレスＡｄｄ（Ｉ）およびその冗長判定結果ＲＪ（Ｉ）を保持する。 - 特許庁
  • To provide a competent person regeneration method, enabling an engineer and a skilled person to return to the industrial world with high probability by refresh education, enabling a corporation supporting refresh education to increase technical property by restoration to the former position of the engineer and skilled person with enhanced technical level and circulation of the technology and skill in the industrial field.
    技術者及び技能者には再生化教育による産業界への高確率での復帰を可能にして、再生化教育を支援する企業にはレベルが向上した技術者及び技能者の復職等による技術資産の増大と、産業界での技術及び技能の循環とを可能にする人材再生法を提供する。 - 特許庁
  • The semiconductor storage device is equipped with control circuits (116, 118 and 121) which at test time and in the 1st mode, always generates refresh just before the read/write operation and sets always the latency as a 1st fixed value, and in the 2nd mode, always generates refresh just after the read/write operation and sets always the latency as a 2nd fixed value.
    半導体記憶装置は、テスト時に、第１のモードでは、リフレッシュを決まってリード／ライト動作の直前に発生させ、レイテンシーを常に第１の固定値に設定し、第２のモードでは、リフレッシュを決まってリード／ライト動作の直後に発生させ、レイテンシーを常に第２の固定値に設定する制御回路（１１６、１１８、１２１）を備えている。 - 特許庁
  • Therefore, the integration degree of a memory element can be increased, a manufacturing process can be simplified due to a simple structure of a memory cell, and current consumption in the memory element can be reduced by extending a refresh period.
    よって、メモリ素子の集積度を高くし、メモリセルの構造が単純なために製造工程を単純化でき、リフレッシュ周期を延ばしてメモリ素子の電流消費を減らせる。 - 特許庁
  • To provide an image coding apparatus in which speedy recovery is made possible even when information is lost by an error, and there is no increase in a code amount as much as cycle refresh or error correction.
    誤りにより情報が失われた場合でも早期に回復可能で、かつ周期リフレッシュや誤り訂正ほどの符号量の増加がない画像符号化装置を提供する。 - 特許庁
  • A memory controller 124 arbitrates a memory access request from the memory controller 124, a memory access request from the inputting-outputting part 121, and a DMA request and a memory refresh request from the DMA transferring part 123.
    メモリコントローラ１２４は、エミュレータ入出力部１２１からのメモリアクセス要求，ＤＭＡ転送部１２３からのＤＭＡ要求およびメモリリフレッシュ要求の調停を行う。 - 特許庁
  • To provide a control device for an SDRAM which can perform quickly DMA transfer of data even in a self-refresh mode, in a control device of an SDRAM.
    本発明はＳＤＲＡＭの制御装置に関し、特にセルフリフレッシュモードにおいても、データのＤＭＡ転送を迅速に行うことが可能なＳＤＲＡＭの制御装置を提供することである。 - 特許庁
  • The air conditioner is provided with a feazing means (a feazing brush 45) for exclusively feazing the bristles of the cleaning brush 43, adjacent to a refresh brush 44 for retrieving dust adhering to the cleaning brush 43.
    清掃ブラシ４３に付着したゴミを回収するリフレッシュブラシ４４に隣接して、清掃ブラシ４３のブラシ毛を専用に解きほぐす解毛手段（解毛ブラシ４５）を設ける。 - 特許庁
  • The masters generate additional commands, such as MRS (mode register set) commands and PALL (pre-charge all) commands, for prevention of collision of commands, refresh starvation, and/or a missing pre-charge operation in the shared memory device.
    マスタは、共有メモリ装置で命令の衝突、リフレッシュ欠乏、及び/またはミッシングプリチャージ動作を防止するためにMRS(mode register set)命令及びPALL(pre-charge all)命令のような付加的な命令を発生させる。 - 特許庁
  • This device is provided with a delay quantity switching circuit block 40 switching delay quantity of a RTO signal so that the RTO signal prescribing non-activation of a word line at the time of self-refresh is delayed.
    セルフリフレッシュ時にワード線の非活性化を規定するＲＴＯ信号を遅延させるように、前記ＲＴＯ信号の遅延量を切り換える遅延量切換回路ブロック４０を備える。 - 特許庁
  • When the calculated timing value exceeds the threshold (S106: YES), the refresh operation is executed (S107); and after the number-of-times counter has been reset (S108), image-forming operation is performed (S111).
    算出されたタイミング値が閾値を超えた場合には（Ｓ１０６：ＹＥＳ）、リフレッシュ動作を実行し（Ｓ１０７）、回数カウンタをリセットした上で（Ｓ１０８）、画像形成動作を行なう（Ｓ１１１）。 - 特許庁
  • The method includes identifying a read disturb condition associated with the phase change memory array, and performing a conditional refresh operation in response to the identified read disturb condition.
    相変化メモリアレイに関連する読み出し障害の状態を検知する工程と、上記読み出し障害の状態が検知された場合にリフレッシュ動作を実行する工程とを有する。 - 特許庁
  • The section 18 determines whether or not retransmission request should be performed using the time information of the refresh data, the packet type information of the packet for which the retransmission request is issued and its time information which have been read.
    読み出したリフレッシュデータの時間情報と、再送要求のあったパケットのパケットタイプ情報と、その時間情報を用いて再送要求を行うか否かを判断する。 - 特許庁
＜前へ 1 2 .... 24 25 26 27 28 29 30 31 32 .... 36 37 次へ＞

例文データの著作権について