「Refresh」を含む例文一覧(1813)

＜前へ 1 2 .... 25 26 27 28 29 30 31 32 33 .... 36 37 次へ＞
  • The game machine samples the value of a refresh register 111R updated at every command fetch as a random number for processing and adds to a high-order byte and a low-order byte of a general-purpose register 111R, respectively.
    また、命令フェッチ毎に更新されるリフレッシュレジスタ１１１Ｒの値を加工用の乱数として抽出し、汎用レジスタ１１１Ｒの上位バイトと下位バイトとにそれぞれ加算する。 - 特許庁
  • A memory core circuit group 16 controlled to activation and inactivation and a self-refresh oscillating circuit 19 being always active are connected to the third internal power source voltage generating circuit 13.
    第３の内部電源電圧生成回路１３は活性と非活性とに制御されるメモリコア回路群１６と常時活性のセルフリフレッシュ発振回路１９が接続されている。 - 特許庁
  • In an operation mode, they hold approximately the same value of potential on the capacitor C as in the refresh mode, and hence an apparent threshold voltage Vtha1 as seen from a first gate G1 takes the same value at the two modes.
    オペレーションモードにおいても、キャパシタＣの電位をリフレッシュモード時とほぼ同じ値に保持でき、第１ゲートＧ１から見たみかけの閾値電圧Ｖtha1は２つのモードで同じとなる。 - 特許庁
  • To provide a control circuit of a liquid crystal display device with a power supply circuit for displaying a motion image and a still image while switching a refresh rate at lower power consumption.
    液晶表示装置の制御回路において、動画表示及び静止画表示がリフレッシュレートを切り替えて行われる際の電源回路の低消費電力化を図ることを目的とする。 - 特許庁
  • This system is provided with a TICK-ON- DEMAND, or a low-speed TICK high-level component and a high-speed TICK (for example, at a graphics hardware-frame-refresh speed) low-level component.
    このシステムはＴＩＣＫ−ＯＮ−ＤＥＭＡＮＤ又は低速ＴＩＣＫ高レベル構成要素と高速ＴＩＣＫ（例えば、Ｇハードウェア・フレーム・リフレッシュ速度で）低レベル構成要素を有する。 - 特許庁
  • To provide a semiconductor memory in which refresh-operation is not hindered by late-write and further, current consumption in a write-in cycle in which late-write is performed can be reduced.
    レイトライトによってリフレッシュ動作が阻害されることがなく、しかもレイトライトが行われる書き込みサイクルでの消費電流を低減することができる半導体記憶装置を提供すること。 - 特許庁
  • Thus, a refresh period is appropriately calibrated even though two elements of temperature and process change, power consumption is reduced and the busy rate of a DRAM can be reduced.
    これにより、温度と工程の２つの要素の変化があってもリフレッシュ周期が適切に調節され、消費電力を減少させてＤＲＡＭのビジーレートも減少させることができる。 - 特許庁
  • A refresh area determination part 33 determines an area to be refreshed according to the non-access frequency counted for each plurality of areas by the access area counter updating part 32.
    リフレッシュ領域判定部３３は、アクセス頻度カウンタ更新部３２によって複数の領域ごとにカウントされたアクセスされなかった頻度に応じて、リフレッシュが必要な領域を判定する。 - 特許庁
  • To maintain data holding reliability when refresh processing for improving data holding reliability is applied to read only data for which especially high data holding reliability is requested.
    特に高いデータ保持信頼性が要求される読み出し専用のデータに対し、データ保持信頼性向上のためのリフレッシュ処理が適用された場合に、データ保持信頼性を維持する。 - 特許庁
  • Then, the control part 11 controls a voltage application part 167, to apply the voltage to an electrifying part 162 for only the time corresponding to the refresh time and attenuate the white streak generation strength.
    次に、制御部１１は、電圧印加部１６７を制御して、リフレッシュ時間に応じた時間だけ、帯電部１６２に電圧を印加させることで、白筋発生強度を減衰させる。 - 特許庁
  • To provide a latency control circuit for a semiconductor memory device in which operation performance can be improved by varying latency by refresh during a burst read period in a synchronous pseudo SRAM.
    同期式擬似ＳＲＡＭにおいて、バースト読み出し動作時、リフレッシュによりレイテンシを可変して、動作性能を向上させ得る半導体メモリ装置のレイテンシ制御回路を提供すること。 - 特許庁
  • To provide a semiconductor device and an electronic apparatus by which low power consumption is achieved without losing data of a memory requiring a refresh operation even when a PLL circuit is built in.
    ＰＬＬ回路を内蔵した場合でもリフレッシュ動作が必要なメモリのデータを消失させることなく低消費電力化を実現できる半導体装置及び電子機器を提供する。 - 特許庁
  • The multiple refresh control circuit 170 eliminates such a pattern with a risk of causing large fluctuations of the power source potential and the ground potential as a pattern in which multiple refreshments occur continuously.
    多重リフレッシュ制御回路１７０は、多重リフレッシュが連続的に発生するパターンなど、電源電位や接地電位が大きく変動するおそれのあるパターンを排除する。 - 特許庁
  • To perform accurately access of data without causing destruction of data even when the next address variation detecting signal (ATD) is given at restore-operation, column recovery operation, or refresh-operation.
    リストア動作時、コラムリカバリ動作時、またはリフレッシュ動作時に、次のアドレス変化検出信号（ＡＴＤ）が与えられたときも、データ破壊を生じることなく正確にデータアクセスを行なう。 - 特許庁
  • Successively, word lines of the holding area are selected successively, while self-refresh operation is executed by selecting and driving one or a plurality of word lines of corresponding copy area.
    続いて、保持領域のワード線を順次選択駆動すると同時に、対応するコピー領域の一又は複数のワード線を選択駆動することによりセルフリフレッシュ動作を実行する。 - 特許庁
  • To provide a memory control device and method capable of executing an auto-refresh cycle and a memory cycle for SRAM in parallel by sharing an address bus and a data bus for SDRAM and SRAM.
    ＳＤＲＡＭおよびＳＲＡＭのアドレスバス、データバスを共通化して、オートリフレッシュサイクルと、ＳＲＡＭに対するメモリサイクルを並行して実施可能なメモリ制御装置および方法を提供する。 - 特許庁
  • To shorten the time from the end of the refresh of a DMA and an RAM connected to the same data bus up to the acquisition of the data of an ROM which is previously accessed and an IC card.
    同一デ−タバスに接続されたＤＭＡ，ＲＡＭリフレッシュの終了から、その前にアクセスされたＲＯＭ，ＩＣカードのデ−タを入手するまでの時間を短縮する - 特許庁
  • To provide a semiconductor memory device capable of improving the stability of refresh operation in a standby state without reducing the speed of accessing a memory cell in an active state.
    アクティブ状態におけるメモリセルへのアクセス速度を低下させることなく、スタンバイ状態におけるリフレッシュ動作の安定性を向上させることが可能な半導体記憶装置を提供する。 - 特許庁
  • To provide an input buffer circuit and a semiconductor memory provided therewith, which enables recovery from a refresh operation with a reduced current consumption at refreshing.
    リフレッシュ動作からの復帰を可能にすると共に、リフレッシュ動作時における消費電流を低減した入力バッファ回路及びそれを備えた半導体記憶装置を提供する。 - 特許庁
  • When such a page is generated that the number of read times exceeds the predetermined times, the refresh control section 33 executes the repeated write processes with respect to the memory 4 of data stored in this page.
    リフレッシュ制御部３３は、読み出し回数が所定回数を超えるページが発生した場合、当該ページに格納されているデータのメモリ４に対する再書き込み処理を実行する。 - 特許庁
  • To make control of a semiconductor memory by a controller easy in an electronic device mounting a semiconductor memory requiring refresh to hold data such as DRAM(dynamic random access memory) and a controller.
    ＤＲＡＭ等のように、データ保持にリフレッシュを必要とする半導体記憶装置と、コントローラとを搭載する電子装置であって、コントローラによる半導体記憶装置の制御を容易にする。 - 特許庁
  • A detecting circuit 10 detects entry for the self-refresh mode and input of the second external power source Vccex2 for data retention operation and outputs a detecting signal ϕDR.
    検出回路１０は、セルフリフレッシュモードへのエントリーと、データリテンション動作のための第二の外部電源Ｖccｅｘ２の入力を検出して、検出信号φＤＲを出力する。 - 特許庁
  • To reduce SNMP response confirmation and to collect network information without being influenced by refresh intervals of ARP/FDB information in order to efficiently collect the network information in large scale network environment.
    大規模なネットワーク環境で効率よくネットワーク情報を収集するために、SNMP応答確認を減らすことと、ARP・FDB情報のリフレッシュ間隔に左右されずにネットワーク情報を収集する。 - 特許庁
  • To control the starting of the self-refresh of a DRAM without receiving the supply of power from a battery, so that the backup time of the DRAM can be prolonged.
    バッテリからの電力供給を受けることなしにＤＲＡＭのセルフリフレッシュの起動制御を行うことができ、これによりＤＲＡＭのバックアップ時間の延長を図ることを可能とする。 - 特許庁
  • In one embodiment, the size, location and refresh rate of region are identifiable by a server or the processor (e.g., application software executed on the processor).
    １つの実施形態においては、領域の大きさ、所在場所、及びリフレッシュ速度は、サーバー又は該プロセッサ（例えば、該プロセッサにおいて実行されるアプリケーションソフトウェア、等）によって定義することができる。 - 特許庁
  • During a refresh mode period, the data in the pixels are read to the lines CL and CR, differentially amplified by a sense amplifier(SA) and the differentially amplified data are written into the original pixels.
    リフレッシュモード時において、この画素のデータを相補信号線ＣＬおよびＣＲに読出し、センスアンプ（ＳＡ）により差動増幅し、この差動増幅したデータを、元の画素に書込む。 - 特許庁
  • In an initial cycle, when the row address strobe signal reverse RAS is transited to perform a first time reverse RAS only refresh, receiving a control signal externally inputted is started.
    イニシャルサイクルにおいて、１回目の／ＲＡＳオンリリフレッシュを行うためにロウアドレスストローブ信号／ＲＡＳが遷移すると、外部入力されるコントロール信号の信号受け付けを開始する。 - 特許庁
  • To provide a dynamic type semiconductor memory device being refresh-controlled, or not which has an interface having interchangeability with a static random access memory and can perform stably internal operation.
    スタティック・ランダム・アクセス・メモリと互換性を有するインターフェイスを有しかつ安定に内部動作を行なうことのできるリフレッシュ制御フリーのダイナミック型半導体記憶装置を提供する。 - 特許庁
  • To reduce area of a memory cell and to realize simplification of refresh operation by reducing the number of bit contacts of a memory cell.
    メモリセルのビットコンタクト数を低減することにより、メモリセル面積を低減でき、並びにリフレッシュ動作の簡単化を実現できるメモリセル及びそれを用いた半導体記憶装置を提供する。 - 特許庁
  • To provide an image decoder which can easily restore, even if information are lost by mistake, and does not so much increase the code quantity as in the periodic refresh or the error correction.
    誤りにより情報が失われた場合でも早期に回復可能で、かつ周期リフレッシュや誤り訂正ほどの符号量の増加がない画像復号化装置を提供する。 - 特許庁
  • To provide a communication apparatus monitoring and controlling method and an association refresh system by which the inoperable period of monitoring or controlling the communication apparatus by an operation system can be reduced.
    オペレーションシステムによる通信機器の監視又は制御が不可能となる期間を低減することを可能とする通信機器監視制御方法及びアソシエーションリフレッシュシステム装置の提供。 - 特許庁
  • Pay out data being the data of number of prize balls or number of dispensed balls are periodically sent from a game board control device to an inner frame control device to refresh the pay out data of the inner frame control device.
    賞品球数や貸球数のデータである払出データを遊技盤制御装置から内枠制御装置に定期的に送信して、内枠制御装置の払出データをリフレッシュさせる。 - 特許庁
  • To provide a stress care apparatus capable to release sound, color, smell, action and expression having a relax effect or refresh effect at a best timing when fatigue, stress and tension are felt.
    疲労、ストレス、緊張度を感じている時に、最適なタイミングで、リラックス効果あるいはリフレッシュ効果のある音、色、臭い、動作・表情、表示を出することができるストレスケア装置を提供する。 - 特許庁
  • When each masked refresh cycle is started, an address input which is normally ignored is evaluated to indicate which sub-arrays should be refreshed and which sub-arrays should not be refreshed.
    各々のマスクされたリフレッシュサイクルの開始時には、通常は無視されるアドレス入力が、どのサブアレイがリフレッシュされるべきで、どれがリフレッシュされるべきでないかを示すために評価される。 - 特許庁
  • To provide an image forming apparatus capable of carrying out a refresh process on an image carrier surface for the purpose of removing a corona product while suppressing the striking occurrence of an image defect.
    画像不良の顕著な発生を抑制しながら、放電生成物を除去するための像担持体表面のリフレッシュ工程を遂行することが可能な画像形成装置を提供する。 - 特許庁
  • To provide a semiconductor storage device by which a reduction of time for a disturb refresh inspection is attained, without increasing an area of a control circuit section and without generating delay of a row group decode signal.
    制御回路部の面積を増加させず、またロウ系デコード信号の遅延を生じることなく、ディスターブリフレッシュ検査の時間短縮を実現させた半導体記憶装置を提供する。 - 特許庁
  • To provide a semiconductor memory etc., capable of expanding tolerance in the case a bit error increases, prolonging a refresh period and further reducing electric power consumption, in a DRAM incorporating a general error correction circuit.
    ビット誤りが増加する場合の許容範囲を拡大し、リフレッシュ周期を一層長くして更なる低消費電力化を図ることが可能な半導体記憶装置等を提供する。 - 特許庁
  • To provide an element isolation film manufacturing method of a semiconductor device which prevents HEIP phenomenon and improves element characteristics such as a drive current, a threshold voltage, a refresh property or the like of a transistor.
    ＨＥＩＰ現象を防止してトランジスタの駆動電流、しきい電圧及びリフレッシュ特性等の素子特性を向上させる半導体素子の素子分離膜製造方法を提供する。 - 特許庁
  • A BUS control circuit 103 receives the external access request from the CPU 101, an internally generated refresh request, etc., and controls the DRAM 102, a ROM 104, and an I/O device 105.
    ＢＵＳ制御回路１０３は、ＣＰＵ１０１からの外部アクセス要求、内部発生のリフレッシュ要求等を受け、ＤＲＡＭ１０２、ＲＯＭ１０４、Ｉ／Ｏデバイス１０５を制御する。 - 特許庁
  • Thereby, also in the refresh of the non-display area, the polarity signal POL is inverted as in the display area, a holding capacity line drive is performed and, therefore, the defective display can be prevented.
    これにより、非表示領域のリフレッシュにおいても、表示領域と同様に極性信号ＰＯＬが反転し、保持容量線駆動が行われるため、表示不良が防止される。 - 特許庁
  • To allow a disk for cleaner to have a recording region in which low frequency sound and high frequency sound in the outside of audio range are recorded and to perform cleaning and refresh operation of an amplifier and a loudspeaker.
    本発明は、クリーナー用ディスクに可聴範囲外の低音と高音を記録した記録領域を有し、クリーニングとアンプ及びスピーカーのリフレッシュ動作を行うことを目的とする。 - 特許庁
  • To provide a semiconductor memory device which enables a self refresh period to be properly controlled thereby is low in power consumption and excellent in productivity, and also has high reliability for operation.
    セルフリフレッシュ周期を適切に制御することができる低消費電力、かつ生産性に優れ、かつ動作の信頼性が高い半導体記憶装置を提供することである。 - 特許庁
  • To provide an active cycle control circuit of a semiconductor storage device attaining cyclic refresh operation even if there is no read cycle time limit of the semiconductor storage device, and to provide a method therefor.
    半導体記憶装置のリードサイクル時間制限が無くても周期的なリフレッシュ動作を可能にした半導体記憶装置のアクティブサイクル制御回路、及び方法を提供する。 - 特許庁
  • A volatile RAM 2 is a volatile memory of low electric power consumption which has a memory cell of a high software error resistance connected with a capacitor to an internal memory node and does not require a refresh operation.
    揮発性ＲＡＭ２は、内部の記憶ノードにキャパシタが接続されたソフトエラー耐性の高いメモリセルを備え、かつ、リフレッシュ動作が不要な低消費電力の揮発性メモリである。 - 特許庁
  • If you do not see any tables under the Tables node, right-click the Tables node and choose Refresh.
    列を右クリックして「プロパティー」を選択すると、その列に関する追加情報が表示されます。 「表」ノードの下に表が表示されない場合は、「表」ノードを右クリックし、「再表示」を選択します。 - NetBeans
  • The controller tracks the bank address, and may issue one or more memory access commands while a DARF operation is being performed, if the memory access and the refresh are directed to different banks.
    コントローラーはバンクアドレスを追跡し、メモリアクセスとリフレッシュが異なるバンクに向けられているならＤＡＲＦ動作が実行されている間１つ以上のメモリアクセスコマンドを発行することができる。 - 特許庁
  • To provide an image forming apparatus designed so that the function of a refresh process is performed more effectively than a conventional one by forcibly discharging toner on a supply roller as well, in addition to toner on a developing roller.
    現像ローラ上に加えて供給ローラ上のトナーも強制排出することにより、リフレッシュ工程を従来に比べて有効に機能させる画像形成装置を提供する。 - 特許庁
  • To provide a semiconductor memory device or the like having excellent operation efficiency by eliminating the need of complicated control when executing refresh operation of a memory array divided into a plurality of banks.
    複数のバンクに分割されたメモリアレイに対するリフレッシュ動作を実行する際の複雑な制御を不要とし動作効率の良好な半導体メモリ装置等を提供する。 - 特許庁
  • When a mode is shifted to a standby mode from an active mode, the refresh circuit 40 sets variably a timer period for each of the plurality of memory cells 11 in accordance with disturbance quantity during the active mode period.
    アクティブモードからスタンバイモードへの移行時、リフレッシュ回路４０は、アクティブモード期間中のディスターブ量に応じて、複数のメモリセル１１ごとにタイマー周期を可変に設定する。 - 特許庁
  • Having provided the above cell constitution, the refresh operation is realized by reading information stored in the accumulation node to the match line one at a time and writing the information from the rewrite data line.
    このセル構成により、蓄積ノードに記憶された情報を一つずつマッチ線に読み出し、再書き込みデータ線から情報を書き込むことにより、リフレッシュ動作を実現する。 - 特許庁
＜前へ 1 2 .... 25 26 27 28 29 30 31 32 33 .... 36 37 次へ＞

例文データの著作権について