「Refresh」を含む例文一覧(1813)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 36 37 次へ＞
  • When a power supply voltage VPP is monitored and it drops below a lower limit value, as a double refresh method, serial refreshing is carried out to make double refresh break into a next refresh cycle.
    電源電圧ＶＰＰを監視し、下限値を下回る場合には倍増リフレッシュ方式として、次のリフレッシュサイクルに割り込ませるシリアルリフレッシュする。 - 特許庁
  • The start of self-refresh is detected by a self-refresh start trigger generation circuit 1 and a change of the upper addresses is detected by a refresh address change detection circuit 2.
    セルフリフレッシュ開始トリガ発生回路１によってセルフリフレッシュの開始を検知し、リフレッシュアドレス変化検知回路２によって上位アドレスの変化を検知する。 - 特許庁
  • When it is determined that the attention refresh address designates the target memory cell group, a refresh operation is carried out on the basis of the attention refresh address.
    注目リフレッシュアドレスが対象メモリセル群を指定していると判定された場合には、注目リフレッシュアドレスに基づいてリフレッシュ動作が実行される。 - 特許庁
  • In a refresh control circuit, the refresh requests are consecutively generated for a specified number of times and a generating cycle of the refresh request signal is lengthened after refreshing all the memory cells.
    リフレッシュ制御回路は、リフレッシュ要求が所定数連続して発生し、全メモリセルのリフレッシュ後にリフレッシュ要求信号の発生周期を長くする。 - 特許庁
  • In a refresh function management table 3B, a refresh method and refresh timing for data stored in the flash memory device 5A are respectively managed per each logical device.
    リフレッシュ機能管理テーブル３Ｂは、フラッシュメモリデバイス５Ａに記憶されているデータのリフレッシュ方法及びリフレッシュ時期を各論理デバイス毎にそれぞれ管理する。 - 特許庁
  • To provide a refresh controller for flexible embedded DRAM which controls refresh operations of various refresh modes and eliminates or prevents conflict of a memory bank.
    様々なリフレッシュ・モードのリフレッシュ動作を制御し、メモリ・バンクの競合を解消又は回避する、柔軟な組み込みＤＲＡＭ用リフレッシュ・コントローラを提供する。 - 特許庁
  • A refresh determination circuit outputs refresh signals of which the number corresponding to the stored value, till return to the initial value of the stored value in order to execute the refresh operation.
    リフレッシュ判定回路は、リフレッシュ動作を実行させるために、蓄積値が初期値に戻るまで蓄積値に対応する数のリフレッシュ信号を出力する。 - 特許庁
  • The refresh execution timing signal changes to active state as the refresh arbiter signal becomes active, after the refresh timing signal is generated.
    リフレッシュ実行タイミング信号は、リフレッシュタイミング信号が発生した後にリフレッシュアービタ信号がアクティブ状態に変化すると、これに応じてアクティブ状態に変化する。 - 特許庁
  • By using a refresh request signal RFRQ and an active signal ACT, internal refresh is performed internally in a DRAM separately from an external refresh command.
    リフレッシュ要求信号ＲＦＲＱ及びアクティブ信号ＡＣＴを用いることにより、外部リフレッシュ指令と切り離して、ＤＲＡＭ内部で内部リフレッシュを行なう。 - 特許庁
  • To test a partial array self-refresh function at high speed.
    パーシャルアレイセルフリフレッシュ機能を高速にテストする。 - 特許庁
  • The semiconductor memory device includes a refresh counter control circuit 350.
    また、リフレッシュカウンタ制御回路３５０を備える。 - 特許庁
  • REFRESH CONTROL METHOD FOR DYNAMIC TYPE SEMICONDUCTOR MEMORIES
    ダイナミック型半導体メモリのリフレッシュ制御方法 - 特許庁
  • Click the right mouse button and choose Refresh.
    マウスの右ボタンをクリックし、「再表示」を選択します。 - NetBeans
  • When there are no reference pictures required for decoding, the decoding is restarted after returning to an IDR (Instantaneous Decoder Refresh) picture.
    復号化に必要な参照ピクチャが無い場合、ＩＤＲ（Instantaneous Decoder Refresh）ピクチャまで戻って復号化を再開する。 - 特許庁
  • When an IDR (Instantaneous Decoding Refresh) picture emerges, the long-term reference memory is refreshed by the IDR picture.
    ＩＤＲ（Instantaneous Decoding Refresh)ピクチャが出現した場合には、長期間参照メモリは該ＩＤＲピクチャにリフレッシュされる。 - 特許庁
  • A refresh period control part 5 changes a period of refresh in accordance with the compared result of the temperature comparing part 3.
    リフレッシュ周期制御部５は、温度比較部３の比較結果に応じて、リフレッシュの周期を変更する。 - 特許庁
  • Intra MB in the refresh area selects a prediction mode where the prediction is executable, based on only the image that exists inside the refresh area.
    リフレッシュエリア内のIntraＭＢは、リフレッシュエリア内の画像のみで予測できる予測モードを選択する。 - 特許庁
  • Thus, a test of the partial array self refresh function can be performed without actually entering a self refresh mode.
    これにより、実際にセルフリフレッシュモードにエントリすることなくパーシャルアレイセルフリフレッシュ機能のテストが行える。 - 特許庁
  • The HDD executes refresh write processing due to a write command and refresh write processing at idling.
    ＨＤＤは、ライト・コマンドに付随するリフレッシュ・ライト処理と、アイドル時のリフレッシュ・ライト処理とを実行する。 - 特許庁
  • MEMORY DEVICE WHICH PERFORMS STABLE SELF-REFRESH OPERATION, AND CONTROL SIGNAL GENERATING METHOD OF SELF REFRESH CYCLE
    安定したセルフリフレッシュ動作を行うメモリ装置及びセルフリフレッシュ周期の制御信号生成方法 - 特許庁
  • As a result, self-refresh to a block in which refresh is unnecessary is avoided to reduce the current consumption.
    これにより、リフレッシュが不要なブロックに対するセルフリフレッシュが回避され、消費電流が低減される。 - 特許庁
  • This semiconductor memory device is provided with an oscillator, a refresh timer, a MRS section, and a refresh control section.
    本発明による半導体メモリ装置は、オシレータ、リフレッシュタイマ、ＭＲＳ部及びリフレッシュ制御部を具備する。 - 特許庁
  • A refresh controller inhibits refresh operation of memory blocks set to be disabled by the mode setting part.
    リフレッシュ制御部は、モード設定部に非実行が設定されたメモリブロックのリフレッシュ動作を禁止する。 - 特許庁
  • The refresh control signal is outputted to the outside as a refresh flag while a memory cell is refreshed.
    リフレッシュ制御信号は、メモリセルがリフレッシュされる間にリフレッシュフラグとして外部に出力される。 - 特許庁
  • In an activation scheduler 3A, activation of an internal refresh process 4A and activation of an external refresh process 2A are controlled.
    起動スケジューラ３Ａは、内部リフレッシュ処理４Ａ及び外部リフレッシュ処理２Ａの起動を制御する。 - 特許庁
  • To reduce power consumption during a self-refresh mode by preventing the self-refresh mode from being erroneously released.
    セルフリフレッシュモードが誤って解除されないようにし、セルフリフレッシュモード時の消費電力も低減する。 - 特許庁
  • The semiconductor device includes: a refresh control circuit 12 for generating a refresh execution signal IREF in response to a refresh command REF supplied from the outside, and a refresh address counter 16 for executing a counting operation in response to activation of the refresh execution signal IREF.
    外部から供給されるリフレッシュコマンドＲＥＦに応答してリフレッシュ実行信号ＩＲＥＦを生成するリフレッシュ制御回路１２と、リフレッシュ実行信号ＩＲＥＦの活性化に応答してカウント動作を行うリフレッシュアドレスカウンタ１６とを備える。 - 特許庁
  • MEMORY DEVICE, REFRESH METHOD THEREOF AND MEMORY SYSTEM
    メモリ装置及びそのリフレッシュ方法並びにメモリシステム - 特許庁
  • Thereby, at rise of temperature, issue interval of a refresh period of a refresh timer is shortened, issue interval of refresh- request at the time of drop of temperature is lengthened, and current consumption of refresh when room temperature is reduced.
    これにより、温度上昇時、リフレッシュタイマのリフレッシュ周期が発行間隔を短くし、また温度低下時においてリフレッシュ要求の発行間隔を長くし、室温時におけるリフレッシュの消費電流を低減する。 - 特許庁
  • To prevent the delay of read/write due to a refresh cycle.
    リフレッシュサイクルによるリード・ライトの遅延を防止する。 - 特許庁
  • REFRESH CONTROL METHOD AND CIRCUIT FOR GRAPHICS MEMORY
    グラフィックメモリ装置のリフレッシュ制御方法及び回路 - 特許庁
  • DC BURN-IN TEST OF DRAM WITH SELF-REFRESH FUNCTION
    自己リフレッシュ機能付きＤＲＡＭのＤＣバ—ンイン・テスト - 特許庁
  • To reduce power consumption in an auto-refresh mode.
    オートリフレッシュモードにおいて消費電力を低減する。 - 特許庁
  • In the internal refresh control circuit, a refresh basic clock 126 is generated asynchronously to an external clock in a refresh basic clock generation circuit 121 and refresh request signals 127 are activated finally in response to it.
    内部リフレッシュ制御回路において、リフレッシュ基本クロック生成回路１２１で外部クロックとは非同期でリフレッシュ基本クロック１２６が生成され、これに応じて、最終的にリフレッシュ要求信号１２７が活性化される。 - 特許庁
  • SEMICONDUCTOR STORAGE DEVICE AND ITS REFRESH CONTROL METHOD
    半導体記憶装置及びそのリフレッシュ制御方法 - 特許庁
  • When a signal instructing for refreshing is outputted from a processor 101, a refresh-interval counting section 202 restores the refresh-interval parameter to a prescribed value, and outputs refresh-request to a refresh request detecting section 203.
    即リフレッシュを命令する信号がプロセッサ１０１から出力された場合、リフレッシュインターバルカウント部２０２は、リフレッシュインターバルパラメータを所定の値に戻して、リフレッシュ要求をリフレッシュ要求検出部２０３に出力する。 - 特許庁
  • The semiconductor memory device includes: the plurality of banks; an EMRS unit including refresh information of each bank; and a bank refresh control unit for supporting a refresh operation performed in sequence to each unit in the refresh operation of at least two or more banks in response to the refresh information of each bank.
    複数のバンクと、前記バンク別リフレッシュ情報を含んでいるＥＭＲＳ部と、前記バンク別リフレッシュ情報に応答し、少なくとも２つ以上であるバンクのリフレッシュ動作の際、単位バンク別に順次的なリフレッシュ動作を支援するためのバンクリフレッシュ制御部とを備た半導体メモリ装置。 - 特許庁
  • A standby refresh signal generation section receives the second refresh signal and a chip selection signal indicating the standby state of the semiconductor memory device and generates a standby refresh signal, and a wordline pulse generation section receives the first refresh signal and the standby refresh signal and generates a wordline driving signal.
    スタンバイリフレッシュ信号発生部は第２リフレッシュ信号と半導体メモリ装置のスタンバイ状態を示すチップ選択信号とを受信してスタンバイリフレッシュ信号を発生し、ワードラインパルス発生部は第１リフレッシュ信号とスタンバイリフレッシュ信号とを受信してワードライン駆動信号を発生する。 - 特許庁
  • The refresh control circuit 12 generates a refresh address 34 for executing refresh of the memory cell array 13 until the refresh address 34 coincides with the most significant row address 44 every timing for supplying the refresh request signal 33 generated by the memory controller 11.
    リフレッシュ制御回路１２は、メモリコントローラ１１で生成されたリフレッシュ要求信号３３が供給されるタイミング毎に、メモリセルアレイ１３のリフレッシュを実施するためのリフレッシュアドレス３４が最上位ロウアドレス４４と一致するまで当該リフレッシュアドレス３４を生成する。 - 特許庁
  • In one described embodiment, an SDRAM circuit receives a bank address to be used in an auto-refresh operation, and performs the auto-refresh operation on the specified bank and for a current refresh row.
    一実施形態として、ＳＤＲＡＭ回路はオートリフレッシュ動作で使われるバンクアドレスを受信して、指定されたバンク及び現在リフレッシュロウに対してオートリフレッシュ動作を行う。 - 特許庁
  • At the time of the self-refresh operation, a delay circuit 22 outputs a delay signal ZBBUD responding to a self-refresh instruction signal ZBBU outputted form a self-refresh switching circuit 5.
    セルフリフレッシュ動作時、遅延回路２２は、セルフリフレッシュ切換回路５から出力されたセルフリフレッシュ指示信号ＺＢＢＵに応答し、遅延信号ＺＢＢＵＤを出力する。 - 特許庁
  • A refresh control device 400 includes an arbitration function section 700 for arbitrating between a memory access request to a DRAM 200 and a refresh trigger for requesting the execution of refresh operation, and a trigger generation section 600 for generating the refresh trigger at a non-constant period so as to satisfy a refresh rate requirement.
    リフレッシュ制御装置４００は、ＤＲＡＭ２００へのメモリアクセス要求と、リフレッシュ動作の実行を要求するためのリフレッシュトリガとを調停する調停機能部７００と、リフレッシュレート規定を満たすように、前記リフレッシュトリガを一定でない周期で発生するトリガ発生部６００とを備える。 - 特許庁
  • A refresh initiated pre-charge technique using look-ahead refresh eliminates the need to close banks in a DRAM array prior to executing a refresh command by taking advantage of the fact that the actual initiation of an internal refresh operation is delayed by at least one clock cycle from the execution of the external refresh command.
    予測リフレッシュを用いた、リフレッシュに起動されるプリチャージ手法は、内部リフレッシュ動作の実際の開始が外部リフレッシュコマンドの実行から少なくとも１クロックサイクル分遅れることを利用することにより、リフレッシュコマンドを実行する前にＤＲＡＭアレイのバンクを閉じる必要をなくす。 - 特許庁
  • By performing such refresh control, refresh of busy banks is avoided, and each refresh operation is quickly completed so that operation efficiency can be improved.
    このようなリフレッシュ制御を行うことで、ビジー状態のバンクのリフレッシュを回避して毎回のリフレッシュ動作を迅速に完了させ、動作効率の向上を図ることができる。 - 特許庁
  • The SDRAM comprises a transistor which is capable of reading ON-resistance since refresh is changed by an external refresh period controller for issuing refresh, and reflects the temperature of a memory cell.
    リフレッシュを発行する外部のリフレッシュ周期コントローラによってリフレッシュを変更するため、ON抵抗が読み出し可能であって、メモリセルの温度を反映するトランジスタを備えた。 - 特許庁
  • A signal conversion circuit 2 converts the refresh signal CIN1 into a refresh execution signal COUT having one pulse for each refresh cycle and irregular periods, and outputs it.
    信号変換回路２はリフレッシュ信号ＣＩＮ１を、リフレッシュサイクル毎に１個のパルスを有し、かつ、周期が不定であるリフレッシュ実行信号ＣＯＵＴに変換し出力する。 - 特許庁
  • The refresh implementation signal generation portion can generate the refresh implementation signal twice or more in one cycle of the refresh timing signal when the difference is ≥2.
    リフレッシュ実施信号発生部は、該差分が２以上である場合には、リフレッシュタイミング信号の１周期内にリフレッシュ実施信号を２回以上発生可能である。 - 特許庁
  • A refresh timer circuit 4 for self-refresh mode inside a DRAM 1 periodically generates a time-up signal 6 for performing refresh operation for holding cell data.
    ＤＲＡＭ１内部のセルフ・リフレッシュモード用のリフレッシュ・タイマ回路４は、セルデータ保持のためのリフレッシュ動作を行うためにタイムアップ信号６を周期的に生成している。 - 特許庁
  • The refresh control circuit 12 generates refresh execution signals IREF by 2^n times (where n is an integer from 0 to k) for each input of the refresh command REF.
    リフレッシュ制御回路１２は、リフレッシュコマンドＲＥＦが１回入力されるごとにリフレッシュ実行信号ＩＲＥＦを２^ｎ回（ｎは０以上ｋ以下の整数）生成する。 - 特許庁
  • By performing refresh for every two frames in the intermittent refresh operation, a polarity signal POL repeats inversion every frame in which the refresh is performed.
    間欠的なリフレッシュ動作において、２フレームおきにリフレッシュを行うようにすると、極性信号ＰＯＬは、リフレッシュが行われるフレーム毎に反転を繰り返すようになる。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 36 37 次へ＞

例文データの著作権について