「bit processing」を含む例文一覧(1559)
＜前へ 1 2 .... 22 23 24 25 26 27 28 29 30 31 32 次へ＞- The control data is input to a BER measurement/control unit 11 which measures a direct bit error rate, and control data after error correction by an FEC unit 5e which performs forward error correction processing is also input to the BER measurement/control unit 11.
制御データは、直接ビット誤り率の測定を行うＢＥＲ測定／制御部１１に入力されると共に、前方エラー訂正処理を行うＦＥＣ部５ｅによりエラー訂正された後の制御データもＢＥＲ測定／制御部１１に入力される。 - 特許庁 - When paper print having an IC tag is selected; an IC tag 14 records image bit map data 715 and image attribute data (information related to images) 714 contained in the received print job data 701, and print processing is performed to a paper sheet 13.
そして、ＩＣタグ付き用紙印刷が選択されたときは、受信した印刷ジョブデータ７０１に含まれる画像ビットマップデータ７１５及び画像属性データ（画像関連情報）７１４をＩＣタグ１４に記録すると共に、印刷用紙１３に印刷処理を行う。 - 特許庁 - The compression processing part 12 classifies the input information into the bit data and the numerical value data, performs input value estimation from the characteristic of each data in a time sequence, obtains the difference between the data and an actual input value, represents a difference value with high appearing frequency by a short sign and deletes the data amount.
圧縮処理は、入力情報をビットデータ、数値データに分別し、それぞれのデータの時系列での特徴より、入力値予測を行い、実入力値との差分値を求め、出現頻度の高い差分値を短い符号で表しデータ量を削減する。 - 特許庁 - A prize ball number signal is outputted to the outside of the game machine every time the value of a prize ball put-out number counter becomes 10 regardless of the state of the error bit in an information output processing, and an error state is canceled when signals are inputted from an error cancellation switch.
払出制御手段は、情報出力処理にてエラービットの状態によらずに賞球払出個数カウンタの値が１０になる毎に賞球個数信号を遊技機外部に出力し、エラー解除スイッチからの信号入力があるとエラー状態を解除する。 - 特許庁 - If the additional data can be accommodated, the encoding data processing apparatus is operable to change selected macroblocks in the image frame to represent the visible watermark, and to generate a bit pattern representing the macroblocks in the original image frame which have changed for representing the visible watermark.
追加的データを収容できる場合、データ符号化処理装置は、画像フレームの選択されたマクロブロックを、可視ウォータマークを表すように変更し、可視ウォータマークを表すために変更された元の画像フレーム内のマクロブロックを表すビットパターンを生成する。 - 特許庁 - This image processing apparatus 100 comprises a wavelet transform unit 10, a frame buffer 12, a quantization unit 14, a bit plane coding unit 16, an arithmetic coding unit 18, and a stream generating unit 20, and converts an original image OI into coded image data CI hierarchically by using these units.
画像処理装置１００は、ウェーブレット変換部１０、フレームバッファ１２、量子化部１４、ビットプレーン符号化部１６、算術符号化部１８、ストリーム生成部２０を備え、これらのブロックを使用して原画像ＯＩを階層的に符号化画像データＣＩに変換する。 - 特許庁 - An integral processing unit 2 obtains bit map image data B1 denoting a composited image and mask image data M1 representing an area of an illustration image in the composited image based on the edited image file F0 to generate an edited image file F1 from them.
統合処理装置２において編集画像ファイルＦ０に基づいて合成画像を表すビットマップイメージデータＢ１および合成画像におけるイラスト画像の領域を表すマスク画像データＭ１を得、これらにより編集画像ファイルＦ１を作成する。 - 特許庁 - For every EMF (enhanced meta file) of each page constituting a spool file, first, if the spool file includes processing information that should be reduction-processed and it is for black-and-white printing (S520: YES), data (record) that specifies half-tone as flexible mode of the bit map is added to the head of EMF (S530).
スプールファイルを構成する各ページのＥＭＦ毎に、まず、そのスプールファイルが縮小加工すべき加工情報を含み且つ白黒印刷用のものである場合（S520：YES）、ＥＭＦの先頭に、ビットマップの伸縮モードとしてハーフトーンを指定するデータ（レコード）を付加する（S530）。 - 特許庁 - A data processing part 4 determines a bit position showing the maximum value of the counted values on the histogram based on a change point of the shifted data as the change point and calculates a shift amount so that a data acquisition position can be located at the substantially center position from the change point to the next change point.
データ処理部４は、シフトされたデータの変化点に基づくヒストグラム上で計数値が最大値を示すビットの位置を変化点とし、この変化点から次の変化点までの略中央にデータの取得位置が来るべくシフト量を算出する。 - 特許庁 - When errors are detected after the frame data has been subjected to bit interleave processing and corrected for errors, an error pattern is estimated by an error system estimator 18, a block where errors occur is discriminated from others by a resending block discriminator 20, and a request to resend the data block is made.
フレームデータをビットインタリーブ処理し、誤り訂正した後データに誤りが検出されると、誤り系列推定部１８で誤りパターンを推定し、再送ブロック判定部２０において誤りのあるブロックを判定して、そのデータブロックの再送を要求する。 - 特許庁 - The magnetic encoder is composed so as to obtain encoder signals (30) through processing of bit outputs (20) obtained by the use of the detected body (4), using the reference value (21) obtained from detected body (5) for the reference value of constant diameter over whole circumference, as a threshold.
本発明による磁気式エンコーダは、径が全周にわたり一定の基準値用被検出体(5)を用いて得た基準値(21)を閾値として被検出体(4)を用いて得たｂｉｔ出力(20)を処理することによりエンコーダ信号(30)を得るようにした構成である。 - 特許庁 - The reference channel signal 3x is given to a multiplexer circuit 5 together with the channel signals 3b-3d, where the signals receive time division bit multiplex processing, the result is fed to a channel identification circuit 8 of a receiver 7 as a time division multiplex transmission signal 6, in which the signal is separated for each channel.
基準チャネル信号３ｘはチャネル信号３ｂ〜３ｄと共に多重化回路５に入力され、時分割ビット多重され、時分割多重伝送信号６として、受信装置７のチャネル識別回路８に送出され、チャネル毎に分離される。 - 特許庁 - The control part 31 converts the waveform data into the waveform data of voltage and current at twice the interval of measurement at the measurement and at half bit resolution at the measurement and transmits the converted waveform data of voltage and current to a waveform data processing device 3.
また、制御部３１は、この波形データを、測定時の２倍の測定間隔及び測定時の１／２倍のビット分解能の電圧及び電流の波形データに変換して、波形データ処理装置３に変換した電圧及び電流の波形データを送信する。 - 特許庁 - A receiver performs decrypting or demodulation, in response to the priority in each reception stream, successively repeats processing to cancel the result from the inputted reception streams so as to acquire the bit series of the respective groups, and then reproduces the original data series.
受信機側では、各受信ストリームにおいて、優先度に応じた復号化又は復調処理を行ない、その結果を入力した受信ストリームからキャンセルする処理を順次繰り返すことで各グループのビット系列を獲得し、元のデータ系列を再現する。 - 特許庁 - Also, the microcomputer for the putout control confirms the input of the fetch signals by confirming the bit of an external interruption request register, receives the putout activation command when the input of the fetch signals is confirmed, and performs the check processing of the detection signals of the clear switch.
また、払出制御用マイクロコンピュータは、外部割込要求レジスタのビットを確認することによって取込信号の入力を確認し、取込信号の入力が確認されたときに払出起動コマンドを受信し、クリアスイッチの検出信号のチェック処理を行なう。 - 特許庁 - When quantizing and encoding the channel signals of L and R, code signals L1-L7 encoded with a variable bit length are recorded while being combined with differential signals Y1-Y7 resulting from arithmetic processing of code signals R1-R7 on one side from the code signals L1-L7 on the other side is performed.
Ｌ，Ｒのチャネル信号を量子化して符号化する際、可変ビット長で符号化した符号信号Ｌ１〜Ｌ７と、一方の符号信号Ｌ１〜Ｌ７から他方の符号信号Ｒ１〜Ｒ７を演算処理した差分信号Ｙ１〜Ｙ７とを組合わせて記録する。 - 特許庁 - An RTP stream processing section 103 determines an output code amount in a range not in excess of an MTU while being in cross-reference with the adopted image compression standard, and extracts bit streams whose output is determined from an entropy encoding section 102 and transfers them to a buffer 105.
ＲＴＰストリーム化部１０３は、採用される画像圧縮規格に則りつつＭＴＵを超えない範囲で出力符号量を決定し、出力が決まっている分のビット・ストリームをエントロピー符号化部１０２から取り出してバッファ１０５に転送する。 - 特許庁 - The image processor that outputs multi-bit data includes: an output data processing circuit 10 dividing an output phase in the direction of transition of output data D[n] to D[n+7]; and an output clock phase changing circuit 40 that controls the output phase.
多ビットデータ出力を行う画像処理装置は、出力データＤ［ｎ］〜Ｄ［ｎ＋７］の遷移方向により出力位相を分割できる出力データ処理回路１０と、出力位相を制御する出力クロック位相変更回路４０とを有している。 - 特許庁 - The printer 100 includes: an edge detection unit 112, a screen processing unit 113, a pulse width conversion unit 114 for converting each pixel included in image data to C-bit (C≤A) pulse width data according to an input gradation value, and an output unit 115 for outputting pulse width data output from either of the screen processing unit 113 and the pulse width conversion unit 114.
本発明の印刷装置１００は、エッジ検出部１１２と、スクリーン処理部１１３と、画像データに含まれる各画素を入力階調値に応じたＣ（ただしＣ≦Ａ）ビットのパルス幅データに変換するパルス幅変換部１１４と、スクリーン処理部１１３及びパルス幅変換部１１４のいずれかから出力されたパルス幅データを出力する出力部１１５と、を備える。 - 特許庁 - Since the random counter updating processing for determining a big hit and the added value counter updating processing for determining the updating quantity of random counter are non-synchronously executed, the generation timing of the next bit hit is calculated on the basis of the generation of one big hit, and the illicit action using 'suspending board' for illicitly generating a big hit can be prevented.
このように、大当たりを決定するための乱数カウンタ更新処理と、その乱数カウンタの更新量を決定するための加算値カウンタ更新処理とを、非同期に実行しているので、１の大当たりの発生に基づいて、次の大当たりの発生タイミングを算出し、不当に大当たりを発生させる「ぶら下げ基板」を用いた不正行為を防止することができる。 - 特許庁 - An encryption processing circuit for performing character exchange processing of a common key block encryption system wherein multiple-bit input data are converted and outputted is a logic circuit which receives the input data and selection data instructing permutation of the input data, and converts the data obtained by permuting the input data in accordance with the selection data under a prescribed correspondence rule and outputs it.
複数ビットの入力データを変換して出力する共通鍵ブロック暗号方式の換字処理を行う暗号処理回路であって、前記入力データと、前記入力データの並べ替えを指示する選択データと、を受信し、前記入力データを前記選択データに基づいて並べ替えたデータを所定の対応規則に基づいて変換して出力する論理回路であることとする。 - 特許庁 - This invention provides the image expander where sequentially giving an address from a counter to a memory storing pixel data conducts reading of the pixel data and interpolation processing is applied to the pixel data at expansion of JPEG image compression data, and rearranging output bit sequences in the counter so that one counter is used in common for interpolation processing processes adopting different interpolation methods.
画素データを格納したメモリに対して、カウンタから順次アドレスを与えることで読み出しを行い、ＪＰＥＧ画像圧縮データを伸長するときに行なう補間処理を行なう装置において、前記カウンタにおける出力ビット順序を並び替えることにより、補間方法の異なる複数の補間処理で前記カウンタ１つを共通使用するようにした画像伸長装置。 - 特許庁 - In the case of read-out processing of a specific word, a defective bit replacement processing circuit 104 outputs READ DATA for x bits except data on the defective cells from RAW READ DATA for x+y bits of the specific word in the memory cell array 102 based on FAIL DATA which is position information of the defective cells of the specific word in the position information storage part 103.
指定ワードの読み出し処理の場合、不良ビット代替回路１０４は、位置情報記憶部１０３内の指定ワードの不良セルの位置情報であるＦＡＩＬ ＤＡＴＡに基づいて、メモリセルアレイ１０２内の指定ワードのｘ＋ｙビット分のＲＡＷ ＲＥＡＤ ＤＡＴＡから不良セルのデータを除いたｘビット分のＲＥＡＤ ＤＡＴＡを出力する。 - 特許庁 - When decoding a bit stream of encoded image data externally received and storing the decoded stream to a frame memory 101, an image signal decoding section 102 complements regions causing an error by using a past decoded image signal existing in the frame memory 101 to apply concealment processing to the image data.
画像信号復号部１０２は外部から入力される符号化された画像データのビットストリームを復号してフレームメモリ１０１に格納する際に、エラーが生じた領域をフレームメモリ１０１に存在する過去の復号画像信号を用いて補完して隠蔽処理を行う。 - 特許庁 - Thus, since it is not required to designate a bit location when an optional block is read from the flash ROM 3 and a JPEG expansion block 18 needs no DC value at the head of the other block at its expansion, the image processing apparatus can decode the compressed data of a block singly in the block.
従って、フラッシュＲＯＭ３０から任意のブロックを読み出す際にビット位置を指定する必要がなく、また、JPEG伸張ブロック１８での伸張時に他のブロックの先頭の直流値を必要としないため、ブロック単独でそのブロックの圧縮データを復号することができる。 - 特許庁 - In response to reception of a transmission request signal from a reader 10, a processing circuit 31 in an IC tag 20 transmits from an antenna 25 a block including data bit information constituting data currently written in a memory circuit RAM32b for a predetermined number of times at an interval of a predetermined time.
ＩＣタグ２０の処理回路３１は、読取装置１０からの送信要求信号の受信に応答して、記憶回路ＲＡＭ３２ｂに書き込まれているデータを構成するデータビット情報を含むブロックを、所定時間間隔で所定回数だけアンテナ２５から送信する。 - 特許庁 - In the case of generating the printing information of an intermediate state, discrimination information necessary for the determination of a compression system is collected, a required compression system is selected on the basis of the collected discrimination information and the compression processing of stored bit map data is performed by using the selected compression system.
中間状態の印刷情報の生成に際して、圧縮方式の決定に必要な判別情報を収集し、収集した判別情報に基づいて、所望とする圧縮方式を選択し、記憶されたビットマップデータに対して、選択した圧縮方式を用いて圧縮処理を行う。 - 特許庁 - Switching circuits 13a-1, 13a-2, and so on are provided which are capable of switching between a mode of inputting one data string as it is on the input side of the data comparison circuit 10 and a mode of inputting one data string after changing it by bit inversion processing or the like so as to make it non-coincident with the other data string.
ここにおいて、データ比較回路１０の入力側で１つのデータ列をそのまま入力させるモードと、ビット反転処理などにより他のデータ列と不一致となるように変化させて入力させるモードとを切替え可能な切替回路１３ａ−１、１３ａ−２、・・・を設ける。 - 特許庁 - An analog signal as a converted object in this A/D converter is held is a 1st sample-and-hold circuit 105 or the like via a changeover switch 103, an i-th bit A/D converter section 108 applies A/D conversion to the analog signal and a tristate output buffer 112 outputs the resulting signal to an output processing section 125.
変換を行う対象としてのアナログ値の信号は、切替スイッチ１０３を経て第１のサンプルホールド回路１０５等でホールドされ、ｉビットＡ／Ｄ変換部１０８がこれをＡ／Ｄ変換してトライステート出力バッファ１１２が出力処理部１２５に出力する。 - 特許庁 - This processing is to make an increment (+1) of prize-ball number M5D when there are data of 01(H) in the transmitted data of a bit, make an increment of prize-ball number MAD when there are data of 10(H) and to make an increment of prize-ball number MED when there are data of 11(H).
この処理は送信された１バイトのデータの中に０１（Ｈ）のデータがあれば賞球個数Ｍ５Ｄをインクリメント（＋１）し、１０（Ｈ）のデータがあれば賞球個数ＭＡＤをインクリメントし、１１（Ｈ）のデータがあれば賞球個数ＭＥＤをインクリメントする処理である。 - 特許庁 - In the various techniques and tools for coding and decoding, a variable length code in each macro block including a plurality of conversion coefficient data existence indicators is determined by a computing device provided with a processing unit and a memory, and the determined variable length code is transmitted as a signal within a bit stream.
符号化しおよび復号する様々な手法およびツールは、処理ユニットおよびメモリを備えたコンピューティング・デバイスにより複数の変換係数データ存在インジケータを含むマクロブロックごとの可変長符号を決定し、決定した可変長符号をビットストリーム内で信号伝達する。 - 特許庁 - An imbed block specifying section 113 in the imbed information decoder 101 specifies blocks whose number of '1s' satisfies the prescribed condition, an extract processing section 115 extracts the blocks as 8-bit data and an inverse conversion section 116 applies inverse conversion to the data to components of the original watermark information.
埋め込み情報復元装置１０１内の埋め込みブロック特定部１１３は１の個数が所定の条件にあるブロックを特定し、取り出し処理部１１５はそのブロックを８ビットデータとして取り出し、逆変換部１１６はこれを原透かし情報の構成要素にもどす。 - 特許庁 - Data processing means 13, 22 execute a process adapted to an encryption system for encrypting all or part of fixed-length bit streams corresponding to a header and user data contained in a compressed stream of data under communication, and data communication means 14, 21 communicate encrypted data.
データ処理手段１３、２２が通信対象となるデータの圧縮ストリームに含まれるヘッダ及びユーザデータの部分に相当する固定長ビットストリームの全部又は一部を暗号化する暗号化方式に対応した処理を実行し、データ通信手段１４、２１が暗号化データを通信する。 - 特許庁 - In the transceiver for executing the BIT a closed loop comprising a transmission circuit 5, a transmission antenna 6, a receive antenna 1, a receive circuit 2, an analysis-processing circuit 3 and a displacement oscillation circuit 4 is formed to receive a radio wave into the receive antenna 1 using space coupling by the transmission antenna 6.
ＢＩＴを実施しようとする電波送受信装置で送信回路５、送信アンテナ６、受信アンテナ１、受信回路２、分析処理回路３、置換発振回路４の閉ループを形成し、送信アンテナ６より空間結合を利用して電波を受信アンテナ１に取り入れる。 - 特許庁 - Since a servo mark detecting circuit 23 and a gray code decoding circuit 24 perform processing such as detecting a servo mark from a servo signal RD converted to a digital signal, even if intervals (bit interval) of data inputted to both circuits are narrowed, the servo mark or the like are detected surely.
サーボマーク検出回路２３とグレイコード復号回路２４は、ディジタル信号に変換されたサーボ信号ＲＤからサーボマーク検出等の処理を行うので、両回路に入力されるデータの間隔（ビット間隔）を狭くしても、確実にサーボマーク等の検出を行う。 - 特許庁 - An arithmetic system 11 to 13 performs correlation processing on each digital signal in the transmitting system and the receiving system and, when a propagation distance of the radar wave is reached which makes an attenuation of the power of the received signal a constant value, controls the correction of data value by controlling a bit shift amount at the time of data output.
演算系（１１〜１３）は、送信系と受信系における各デジタル信号の相関処理を行い、受信信号の電力の減衰量が一定の値となるレーダー電波の伝搬距離に達した時、データ出力時のビットシフト量を制御することによりデータ値の補正を制御する。 - 特許庁 - When receiving a holding number-of-times command (S1007:Yes), when it is determined that the bit corresponding to a first holding ball of a continuous notice flag 223b is 1 (S1009:Yes), since a continuous notice performance is under execution at present, subsequent processings are omitted and the process returns to a main processing.
保留回数コマンドを受信した場合に（Ｓ１００７：Ｙｅｓ）、連続予告フラグ２２３ｂの第１保留球に対応するビットが１であると判別されると（Ｓ１００９：Ｙｅｓ）、現在連続予告演出が実行中であるので、以降の処理を省略して、メイン処理に戻る。 - 特許庁 - To provide a device and a method for making image translucent, with which a highly accurate translucent processed image can be provided by performing high-speed bit arithmetic operation by referring to a preset table in processing for making the image translucent.
画像の半透明化処理を、予め設定されたテーブルを参照することで、高速なビット算術演算を行い、精度の高い半透明化された処理画像を得ることのできる画像の半透明化装置及びその半透明化方法に関する技術を提供する点にある。 - 特許庁 - The transmitting part considers extended transmission codes by inserting K-1 zeros following each element of the transmission codes, performs the spread processing to each information bit of the transmitted data by the extended transmission codes, adds sequences corresponding to K information bits by shifting the sequences by one chip to be considered as a transmission sequence.
送信部は、送信符号の各要素に続いてＫ−１個の０を挿入した拡大送信符号とし、送信データの各情報ビットに拡大送信符号による拡散処理を施し、Ｋ個の情報ビットに対応する系列を１チップずつシフトして加算し送信系列とする。 - 特許庁 - The pulse length discrimination unit discriminates whether a state not detecting an edge continues for a first specified time or longer, and bit synchronization processing starts after the pulse length discrimination unit discriminates that the time not detecting the edge continues for the first specified time or longer.
パルス長判定部は、エッジを検出しない状態が第１規定時間以上の間続いたか否かを判定し、ビット同期処理は、パルス長判定部によってエッジを検出しない状態が第１規定時間以上の間続いたと判定された後に処理を開始する。 - 特許庁 - The printer is provided with a section for reading out title data in bit map format from a storage medium at the time of print processing, and a section for arranging an main image corresponding to print data in an effective print area and arranging a title image corresponding to title data in a noneffective print area.
印刷装置に、印刷処理の実行時、ビットマップ形式のタイトルデータを記憶媒体から読み出すタイトルデータ読出部と、印刷データに対応する本体画像を有効印刷領域に配置し、前記タイトルデータに対応するタイトル画像を非有効印刷領域に配置する画像配置部とを配置する。 - 特許庁 - In the case where a packet, constituting digital television broadcast, received via an antenna 30 does not include a bit field for determining scramble information for each sub-channel, in a broadcast receiver 1, a PID of a packet that becomes a candidate of processing for obtaining a scramble determination result, is selected.
放送受信装置１では、アンテナ３０を介して受信された、デジタルテレビ放送を構成するパケットにおいて、各サブチャネルについて、スクランブル情報の判定のためのビットフィールドが含まれない場合、スクランブル判定結果を得るための処理の候補となるパケットのＰＩＤが選出される。 - 特許庁 - In the image processing unit (digital camera) that stores coded data subjected to hierarchical coding resulting from applying bit plane coding to transformation coefficients obtained through discrete cosine transform applied to an image, to a storage means 106, a monitor means 108 monitors an information quantity (code quantity) of the coded data in the storage means 106.
画像を離散コサイン変換して得られた変換係数をビットプレーン符号化することで階層符号化された符号化データを記憶手段１０６へ記憶する情報処理装置（ディジタルカメラ）において、監視手段１０８は、記憶手段１０６の符号化データの情報量（符号量）を監視する。 - 特許庁 - When reception of a multiple PSK modulated wave such as BPSK and 8PSK is started, a selector 16C of a demodulation circuit 1C reads higher-order 3-bit Δϕ(3) of phase error data, corresponding to outputs I', Q' of a remapper 7 which conducts absolute phase processing from a phase error table among those for BPSK prepared by modulation systems.
BPSK、8PSKの多重PSK 被変調波の受信を開始すると、復調回路1Cのセレクタ16C は、変調方式別に設けた内、BPSK用の位相誤差テーブルから、絶対位相化を行うリマッパ７の出力Ｉ´、Ｑ´に対応する位相誤差データの上位３ビットΔφ(3) を読み出す。 - 特許庁 - A coding section 220 carries out a compression coding processing with a motion detection based on the motion vector mv added to the MPEG coding data to a converted output image from the resolution conversion section 160, and outputs the bit stream of a video coding data converting the resolution.
符号化部２２０は、解像度変換部１６０からの変換出力画像に、上記ＭＰＥＧ符号化データに付加されている動きベクトルｍｖに基づいた動き検出を伴って圧縮符号化処理を施し、解像度を変換したビデオ符号化データのビットストリームを出力する。 - 特許庁 - A double density mode pixel pattern generating section 422 of a hard circuit configuration adds a binary image subjected to bit map expansion to the code information obtained by the pattern recognition as to the image attended with resolution change and double density processing and receives a main scanning/subscanning double density code to generate correction data through logical arithmetic operations.
解像度変更：倍密を伴う画像はハード回路構成の倍密モード用画素パターン生成部４２２により、ビットマップ展開された２値画像をパターン認識し得たコード情報に加え、主走査・副走査倍密コードを入力として論理演算で補正データを生成する。 - 特許庁 - A buffer control section 105 makes all the try-state buffers 104-1 to 104-n a signal output state at the time of writing data, makes only a part of (n) pieces of the try-state buffers a signal output state selectively at the time of bit processing, and makes the other try-state buffers high impedance.
バッファ制御部１０５は、データの書き込み時にはトライステートバッファ１０４−１〜１０４−ｎをすべて信号出力状態にし、ビット処理時にはｎ個のトライステートバッファの一部のみを選択的に信号出力状態にして他のトライステートバッファをハイインピーダンスにする。 - 特許庁 - This program is used to perform image inspection by image retrieval by utilizing change itself of a size of an image file in an image of compressed image file and a part of the compressed image file without performing image processing from bit map format requiring image processings and a compressed image.
本発明はこれらの画像処理が必要なビットマップ形式や圧縮された画像からの画像処理を行うのではなく圧縮画像ファイルや圧縮画像ファイルの一部分の画像における画像ファイルのサイズ変化そのものを利用する画像検索による画像検査を行うプログラム。 - 特許庁 - The same processing as a bit interleave that is performed at a transmission side is executed to a candidate replica in all the states of the shift register in a convolutional coder at a transmission side and the candidate S_n' of a symbol value that is subjected to symbol mapping is stored in a memory 124 in the soft decision Viterbi decoder of the reception apparatus.
受信装置の軟判定ビタビ復号器内のメモリ１２４には、送信側の畳み込み符号器のシフトレジスタの全状態における候補のレプリカに対して、送信側で行われるビットインターリーブと同じ処理が施され、シンボルマッピングされたシンボル値の候補Ｓ_n´が格納されている。 - 特許庁 - The algorithm variable type encryption device comprises a round function for executing prescribed processing for two or more times, and the round function comprises a part where the algorithm varies and a part where it is fixed at all times corresponding to input key bit information.
所定の処理を複数回実行するラウンド関数から構成されるアルゴリズム可変型暗号装置であって、前記ラウンド関数が、入力される鍵ビット情報に応じて、アルゴリズムが可変する部分と常に固定の部分とから構成されるアルゴリズム可変型暗号装置である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
