「buffer value」を含む例文一覧(889)
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 17 18 次へ＞- A controller 32 of a reception terminal 3 adaptively selects a moving picture encoding bit rate c(t) in response to the object value of a storage amount of a reception buffer 31 at the end of reception up to a next synchronous point or a synchronous point ahead by a plurality of points.
受信端末３のコントローラ３２は、次のまたは複数個先の同期ポイントまでの受信終了時における受信バッファ３１の蓄積量の目標値に応じて、適応的に動画像符号化ビットレートｃ（ｔ）を選択する。 - 特許庁 - When a power source key, an operating mode key and a region selecting key of the image memory are simultaneously operated, resetting is started, print gradation data of a gradation '0' is written in a print buffer, and the other set item is set to a default value (S1).
電源キー，動作モードキー，画像メモリの領域選択キーが同時操作されるとリセット処理が開始され、印刷バッファに階調０の印刷階調データが書き込まれると共に、その他の設定項目がデフォルト値に設定される（Ｓ１）。 - 特許庁 - An image data shift processing section 23 shifts right each value of pixel data by one bit, a motion compensation processing section 24 applies motion compensation processing to the data shifted right by one bit, and a frame data buffer 25 stores image data to be displayed.
画素データシフト処理部２３は画素データの各値を右に１ｂｉｔ分シフトさせ、動き補償処理部２４はその右に１ｂｉｔ分シフトさせたデータに対する動き補償処理を行い、フレームデータバッファ２５は表示する画像データを格納する。 - 特許庁 - A 5 V group output buffer circuit 3 receives an output signal S1 from an internal circuit 1 and outputs an output signal S3 to an external output terminal 6 in response to a control signal S7a that denotes an external power supply voltage VEXT is higher than a prescribed value.
５Ｖ系出力バッファ回路３は、内部回路１の出力信号Ｓ１を受け、外部電源電圧Ｖ_EXTが所定値より高いことを示す制御信号Ｓ７ａに応じて出力信号Ｓ３を外部出力端子６に出力する。 - 特許庁 - To provide a chemical feeder which can reduce a remaining amount of a liquid chemical in a canister and decrease a cost of material by measuring the remaining amount in the canister and performing low-speed vacuum inhalation on the side of a buffer if the remaining amount is lower than a reference value.
キャニスター内の薬液の残量を測定し、残量が基準値以下になれば、バッファー側での低速真空吸入を行うことで、キャニスター内の薬液残量を低減して材料費を節減するケミカル供給装置を提供する。 - 特許庁 - When a frequency of transfer to the memory from the input buffer reaches the specified value, The DMA controller generates an interrupt signal 1 indicative of the fact, and generates an interrupt signal 3 indicative of the completion of reception at time of elapsing specified time from transfer.
ＤＭＡコントローラは、入力バッファからメモリへの転送回数が所定値に達したときに、その旨を示す割り込み信号(1)を発生し、また、転送から所定時間が経過した時点で、受信の終了を示す割り込み信号(3)を発生する。 - 特許庁 - A plurality of beams are transmitted into the detection areas, an integration value (distance data addition buffer) or distances of the target determined from the beams providing the reflected waves is divided by the number of the beams providing the reflected waves (number-of-distance-data counter), to calculate a distance to the target.
検知エリア内に複数のビームを送信し、反射波が得られたビームから得たターゲットの距離の積算値（距離データ加算バッファ）を前記反射波が得られたビームの数（距離データ数カウンタ）で除算し、ターゲットまでの距離を算出する。 - 特許庁 - Idle areas used for a signal delay buffer among idle areas dotted in a memory space are used for a memory block, and a start address table 120 is produced, which stores a start address of each memory block in cross- reference with a value indicated by the index section 111.
メモリ空間に散在する空き領域のうち信号遅延バッファとして使用する空き領域をメモリブロックとし、各メモリブロックの開始アドレスをインデックス部１１１の示す値と関連付けて記憶する開始アドレステーブル１２０を作成する。 - 特許庁 - A part for measuring the amount of memory storage 241 measures the amount of image data storage in a data buffer memory 212 provided on a preceding stage of an MPEG 2 decoder part 22 to compare the storage amount with a preset value in order to determine a situation of an IP network or the like.
ＩＰネットワークなどの状況を判定するために、ＭＰＥＧ２デコーダ部２２の前段に設けられたデータバッファメモリ２１２の画像データの蓄積量を、メモリ蓄積量計測部２４１で計測し、予め設定された値と比較する。 - 特許庁 - If the PWM duty is not output within the prescribed time or the difference is at the criterion value or greater, the PWM duty is not transferred to the buffer circuit 17 but the arithmetic means 15 is instructed to cancel and retry the current arithmetic operation.
規定時間内にＰＷＭデューティが出力されない場合または差分が判定値以上の場合には、ＰＷＭデューティをバッファ回路１７に転送せず、演算手段１５に対し今回の演算を取り消して再度の演算を指令する。 - 特許庁 - a counter 133 counts the data volume of the TS packet inputted to the buffer 11 during a period from reception of the timing signal from the counter 132 to the next reception, and a counted value is inputted to a read control part 135 through a DFF 134.
カウンタ１３３は、カウンタ１３２からのタイミング信号の受信時から次の受信時までの期間に、バッファ１１に入力されるＴＳパケットのデータ量をカウントし、そのカウント値はＤＦＦ１３４を通じて読み出し制御部１３５に入力される。 - 特許庁 - A reproduction speed control part 142 reads buffer capacity Br for reception and sets a reproduction rate v_0 for reproduction at a speed slower than a standard reproduction speed for reproduction of data by an output means when a specified threshold value Bu is not reached.
再生速度制御部１４２にて、受信用バッファ容量Ｂｒを読み取り、所定の閾値Ｂｕを下回ると、出力手段でデータを再生させる標準再生速度より遅い速度で再生する状態となる再生レートｖ_０を設定する。 - 特許庁 - To provide a control circuit capable of generating a proper signal waveform by estimating the load of an output signal from the waveform state of the signal, and changing the set value of an output buffer capable of changing an output current value, as for a device for controlling power supply to an IC such as an ASIC(application specific integrated circuit).
本発明は、ＡＳＩＣ（application specific integrated circuit ）等のＩＣへの電力供給制御装置に関し、特に出力信号の波形状態から、その信号の負荷を想定し、出力電流値を変更できる出力バッファの設定値を変更することにより、適正な信号波形を生成することができる制御回路を提供するものである。 - 特許庁 - A transmission system having an impedance matching system based on connector reactance adjustment includes a variable capacitance capacitor connected to at least one end side of a transmission line, and capacitance control means for controlling the capacitance value of the variable capacitance capacitor on the basis of a comparison of the number of errors occurring in a buffer output transmission system with a reference value.
コネクタのリアクタンス調整によるインピーダンス整合システムを具備した伝送システムであって、伝送路の少なくとも一端側に接続された可変容量コンデンサと、バッファ出力伝送系での発生エラー数と基準値との比較に基づいて前記可変容量コンデンサの容量値を制御する容量制御手段とを具備する。 - 特許庁 - A CPU 11 estimates the transmission speed of a mobile terminal network on the basis of two parameters of the detected field intensity and throughput and calculates a reproduction start point (reproduction start time) of data downloaded to a buffer memory 5 on the basis of this estimated value.
そして、ＣＰＵ１１が、上記検出された電界強度及びスループットの２つのパラメータに基づいて、携帯端末ネットワークの伝送速度を推定し、この推定値に基づいて、バッファメモリ５にダウンロードされたデータの再生開始点（再生開始時刻）を算出する。 - 特許庁 - When synchronizing a set value of the current parameter that controls a sound source circuit 28, the parameter to be synchronized can be set to part of parameter in a current parameter, a functional parameter pack, or a group of parameters assumed to be a file stored in the voice buffer.
音源回路２８を制御するカレントパラメータの設定値について同期させる際に、同期させるパラメータを、カレントパラメータ中の一部のパラメータや機能別のパラメータパックあるいはボイスバッファに保存されているファイルとされている組のパラメータとすることができる。 - 特許庁 - When the section (one or plurality) having the packets being equal to below the total value exists in the section of a new Table, the packets of the section are selected, read from a TS packet buffer 103 and outputted to a transmitting part 110.
そして、新Ｔａｂｌｅのセクションの中に、当該総計値以下のパケットを有するセクション（１個又は複数個）が存在する場合にはこれらのセクションのパケットを選択し、当該パケットをＴＳパケットバッファ１０３から読み出して、送出部１１０に出力する。 - 特許庁 - To provide a noise elimination circut whose its occupied are and power consumption are reduced, no buffer circuit is required for an output of a solid-state image pickup element, the time constant can easily be set to a proper value and a reset noise can sufficiently be eliminated.
占有面積と消費電力を小さくでき、固体撮像素子の出力にバッファ回路が不要で、時定数が容易に最適な値に設定可能でリセット雑音を充分に除去することができる、固体撮像素子用雑音除去回路を提供する。 - 特許庁 - If automatic color selection is designated, an image combining circuit 18 generates synthetic image data by replacing least significant bits of a color difference component, for example, in pixels of the color image data with a value of relevant pixels in the monochromatic binary image data and stores the generated image data in a buffer memory 20.
画像合成回路１８は、自動カラー選択が指定されている場合、カラー画像データの各画素の例えば色差成分の最下位ビットを白黒２値画像データの当該画素の値に置き換えることで合成画像データを生成し、バッファメモリ２０に蓄積する。 - 特許庁 - A mode set control circuit 56 controls an input/output buffer 54 in accordance with the control signal SE based on a trigger signal TR indicating finish of operation based on an operation command, and connects a mode set value control circuit 56 to any of registers 26, 28, 30.
動作コマンドに基づく動作の終了を示すトリガ信号ＴＲに基づき、モード設定制御回路５６は制御信号ＳＥに応じて入出力バッファ５４を制御し、レジスタ２６，２８，３０のいずれかにモード設定値記憶部５８を接続する。 - 特許庁 - A generated bit amount correction unit 5 increases or decreases the parameter 21 by an amount according, to a difference between an accumulation amount 41 of stream data outputted from a stream buffer 4 and the central value of the accumulation amount and outputs the result to the compressing/encoding unit 1, as a correction parameter 51.
発生ビット量補正部５は、ストリームバッファ４から出力されるストリームデータの蓄積量４１と蓄積量中心値の差分に応じた量でパラメータ２１を増減し、その結果を補正パラメータ５１として圧縮符号化部１に出力する。 - 特許庁 - If the same specific information is stored in both the memories, the information is not updated; whereas when both the information items are different, the specific information stored in the data buffer memory 18 is rewritten as specific information that corresponds to the coordinate value in the position information table memory 19.
双方に同じ固有の情報が記憶されていれば更新せず、一方、双方の情報が異なる場合はデータバッファメモリ１８に記憶された固有の情報を位置情報テーブルメモリ１９の座標値に対応する固有の情報として書き換える。 - 特許庁 - When the value of a flag LoopSw is "0", both switches SW1 and SW2 are switched to upper sides and waveform data inputted from IN sides are sequentially stored in a buffer RB for looping and also outputted from OUT sides to the outside as they are (Fig.(a)).
フラグＬｏｏｐＳｗの値が「０」である場合には、両スイッチＳＷ１，ＳＷ２が上側へ切り替えられ、ＩＮ側から入力される波形データは、ループ用バッファＲＢへ順次記憶されると共に、ＯＵＴ側から外部へスルー出力される（図４（ａ））。 - 特許庁 - When the luminance modulated information is acquired, the information is decoded into terminal specific information, stored in a data buffer memory 18 corresponding to a coordinate value and is collated with coordinate values and terminal specific information which are stored in a position information table memory 19.
輝度変調された情報を取得した場合はこの情報から端末固有の情報へ復号し、データバッファメモリ１８に座標値と対応付けて記憶して、位置情報テーブルメモリ１９に格納されている座標値及び端末固有の情報と照合を行う。 - 特許庁 - A value of an internal row address signal bit is set from an address buffer 2 according to the test control signal, and operations of a row selecting circuit 3 and a bit line peripheral circuit 4 are controlled by a row system control circuit 10 with a test controlling function according to the test control signal.
このテスト制御信号に従ってアドレスバッファ（２）からの内部ロウアドレス信号ビットの値を設定し、かつテスト制御信号に従ってテスト制御機能付行系制御回路（１０）が行選択回路（３）およびビット線周辺回路（４）の動作を制御する。 - 特許庁 - In a method for encoding, in a step S31, bit rate information is obtained and in a step S32, it is judged whether the bit rate is varied from the low rate to the high rate; when not, rate control is carried out in a step S33 by using the maximum value of a VBV buffer size as usual.
ステップＳ３１でビットレート情報が取得され、ステップＳ３２で、ビットレートが低レートから高レートへ変更されたか否かが判断されて、変更されていない場合、ステップＳ３３で、通常通りのVBVバッファサイズの最大値を用いてレート制御が実行される。 - 特許庁 - To provide a residual chlorine meter capable of obtaining an increase and decrease in current value sufficient with respect to an increase and decrease in the concentration of free chlorine even if a buffer solution is not used, in measuring the concentration of free chlorine of high concentration, and a method for measuring the concentration of residual chlorine.
高濃度の遊離塩素を濃度測定するに当たり、緩衝液を用いずとも遊離塩素の濃度の増減に対して十分な電流値の増減を得ることができる残留塩素計及び残留塩素の濃度測定方法を提供する。 - 特許庁 - A control section 3 calculates the interval between time points when the TS packets stored in the receive buffer 1 are transferred, from a PCR value included in the TS packet and the number of TS packets included between the PCRs, and controls transfer of TS packets at the GAP restore section 2.
制御部３は、ＴＳパケットに含まれるＰＣＲ値と、ＰＣＲ間に含まれるＴＳパケットの個数とから、受信バッファ１に蓄積されたＴＳパケット転送の時間間隔を算出してＧＡＰ復元部２におけるＴＳパケットの転送を制御する。 - 特許庁 - When the delay more than a permissible value is generated in transmission, the range of screen which is rewritten in the past is specified from the range data indicating rewriting range and the latest screen information is acquired from a buffer for screen displaying about the specified range and transmitted.
伝送に許容値以上の遅延が発生したときは、書換範囲を示す範囲データから過去に書き換えられた画面の範囲を特定し、この特定した範囲について画面表示用のバッファから最新の画面情報を取得して送信するようにする。 - 特許庁 - The interpolation section 33 stores the image signal of the original image form received from the buffer memory 32 and outputs the YUV422 signal produced by executing individual pixel interpolation processing and contour emphasis processing depending on the value of the key signal to an over sampling section 34.
補間部３３は、バッファメモリ３２から入力する原画像形式の画像信号を保持し、前記キー信号の値に応じた個別の画素補間処理と輪郭強調処理を実行して生成したＹＵＶ４２２信号をオーバー・サンプリング部３４に出力する。 - 特許庁 - An ATM switch circuit 51 calculates a necessary destuff number between frames of an in-device multiframe by a destuff control part 59 with ONU start information 87 and controls a selector 60 and a switch buffer processing part 54 according to the calculated value to send destuff cells out.
ＡＴＭスイッチ回路５１は、デスタッフ制御部５９でＯＮＵ起動情報８７により、装置内マルチフレームで１フレーム間のデスタッフ所用数を計算し、その計算値に基づいてセレクタ６０とスイッチバッファ処理部５４を制御し、デスタッフ用セルを送出する。 - 特許庁 - On the other hand, concerning the contents other than the first content, a reference value of the first buffer 33 is set to Vref2, so that the possibility of interruption in the course of reproducing the contents other than the first content can be lowered as compared with that in the case of the first content.
一方、最初のコンテンツ以外のコンテンツについては第１バッファ３３の基準値がＶｒｅｆ２に設定されるので、最初のコンテンツ以外のコンテンツの再生途中で途切れる可能性を最初のコンテンツの場合と比較して低くすることができる。 - 特許庁 - It is preferable that the grout material for grouting contains a pH buffer solution prepared by combining an inorganic acid with an organic acid having the logarithmic value (pKa) of the reciprocal of an acid dissociation constant at 25°C in the range of 1.0-7.0, and has buffering action in the pH range of 2-7.
更に好ましくは、無機酸と２５℃における酸解離定数の逆数の対数値（ｐＫａ）が１．０〜７．０の有機酸とを組み合わせたｐＨ緩衝溶液を含み、かつｐＨ２〜７の間で緩衝作用を有する地盤注入用グラウト材である。 - 特許庁 - To solve the problem that data transmission pause operation of a transmitting terminal requires a prescribed time, if a pause frame signal is sent out to the transmitting terminal as a back pressure signal when the amount of accumulation of cells or packets of a transmitter buffer exceeds a predetermined value, to perform shaping of the cells or packets.
セルまたはパケットのシェーピングを行うため、送信バッファのセルまたはパケットの蓄積量が所定値を越す場合に送信端末にポーズフレーム信号をバックプレッシャー信号として送出すると送信端末のデータ送出ポーズ動作に一定の時間を要する。 - 特許庁 - A selection circuit control unit registers priority, hash operation, and hash value, etc. in flow units, or deletes registered items, in a selection circuit management table each time a new packet is received or according to an interrupt from a buffer circuit or an interrupt for link down information from a physical IF.
選択回路制御部は、新たにパケットを受信する度、あるいは、バッファ回路からの割り込み、物理ＩＦからのリンクダウン情報の割り込みに従って、フロー単位で優先度、ハッシュ演算、ハッシュ値などの選択回路管理テーブルへの登録、削除を行う。 - 特許庁 - A current register updating data processing part 22 stores a value of the versatile register when the register updating instruction is not speculatively executed as the current register updating data in the current register updating buffer 48, and an execution result of the register updating instruction is overwritten when it is speculatively executed.
最新レジスタ更新データ処理部２２は、最新レジスタ更新バッファ４８に最新のレジスタ更新データとして、レジスタ更新命令が投機実行されていないときは汎用レジスタの値を格納し、投機実行されたときはその実行結果を上書きする。 - 特許庁 - In one embodiment, a method is provided including steps of storing a buffer flag busy indicator data value within a first cacheable memory location and setting a load/store operation reservation on the first cacheable memory location via the store and reserve instructions.
ある実施形態においては、第１のキャッシュ可能メモリ・ロケーション内にバッファ・フラグ・ビジー標識データ値を格納するステップと、ストア及び予約命令を介して、第１のキャッシュ可能メモリ・ロケーション上にロード／ストア・オペレーション予約を設定するステップを含む方法が提供される。 - 特許庁 - The client 2 clears unprocessed moving picture data that are received from the server 1 and are accumulated in a buffer when the delay exceeds a prescribed value, and requests the server 1 to send new moving picture data from time when delay can be solved for starting decoding, thus eliminating the delay.
クライアント２は、遅延が既定値を超え増加した場合にはサーバ１から受信しバッファに蓄積した未処理の動画像データをクリアし、サーバ１に遅延解消可能な時間からの新たな動画像データを要求し復号を開始することで、遅延を解消する。 - 特許庁 - The SW control circuit 12 converts the voltage, generated by supplying a constant current from a constant current circuit 15 to the resistance 14, into a digital value by an analog-digital converting circuit 13 and according to the converted digital value, CMOS inverter circuits which are selected by the SW control circuit 12 are activated to control the on-resistance of the whole output buffer circuit 11 within a specific range.
ＳＷ制御回路１２には、定電流回路１５から抵抗１４に一定電流を供給して発生する電圧を、ＡＤＣ回路１３でデジタル値に変換し、変換されたデジタル値に基づいてＳＷ制御回路１２が選択する個数のＣＭＯＳインバータ回路が能動化され、出力バッファ回路１１全体としてのオン抵抗が所定範囲内に制御される。 - 特許庁 - Control voltage VCSM for adjusting current of the current source of the output buffer circuit and control voltage VCSB for adjusting current of the current source of a bias circuit 20 are switched to a first value for outputting predetermined current when the transmission enable signal is on, and switched to a second value for supplying current less than the predetermined current or completely intercepting the current when the transmission enable signal is off.
出力バッファ回路の電流源の電流を調整する制御電圧ＶＣＳＭとバイアス回路２０の電流源の電流を調整する制御電圧ＶＣＳＢを、送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、送信イネーブル信号のオフ時に所定の電流未満の電流を流し又は完全遮断させる第２の値に切り替える。 - 特許庁 - A routine which replaces the register number of an instruction that performs repetition processing selected by an instruction selection circuit 6 with a new register number generated by a mask number generation circuit 7 based on the value of a register number differential value storage buffer 8 and performs updating is performed until it reaches the number of repeats which is decided by a repeat number deciding circuit 5.
この発明は、命令選択回路６により選択された繰り返し処理を行う命令のレジスタ番号を、レジスタ番号差分値格納バッファ８の値に基づいてマスク番号生成回路７により生成された新たなレジスタ番号に置き換えて更新するルーチンが、反復回数判定回路５で判定される反復回数に達するまで行われるように構成される。 - 特許庁 - When a command transmitted from the host computer 220 is analyzed by a command analyzing part 303 to be an abnormality detection set value setting or reset/start command, and the abnormality detection set value setting or reset/start command is read out from a control command buffer 304 via a main control part 308, an abnormality detecting part 306 measures a passed time after that by using a timer 309.
異常検出部３０６は、コマンド解析部３０３によってホストコンピュータ２２０から送信されたコマンドが異常検出設定値設定、またはリセット／スタートコマンドであると解析され、制御コマンドバッファ３０４から主制御部３０８を介して異常検出設定値設定、またはリセット／スタートコマンドが読み出された場合に、その後の経過時間をタイマー３０９を用いて計測する。 - 特許庁 - An output pattern generating circuit 22 converts the binary image data from the line buffer 21 to multi-value image data and converts this image data to second resolving power higher than first resolving power and subsequently converts the second resolving power to binary image data to output this image data to a printer engine 10 through an engine I/F 8.
出力パターン発生回路２２は、ラインバッファ２１からの２値のイメージデータを多値のイメージデータに変換し、それを第１の解像度よりも高い第２の解像度に変換した後、２値のイメージデータに変換し、エンジンＩ／Ｆ８を介してプリンタエンジン１０に出力する。 - 特許庁 - A relay processing part 43 interrupts movement of data to a transmitting message box 45 during second time when data received from a CAN bus 2a is moved from a receiving buffer 44 to the transmitting message box 45 within a first time and a movement count or a movement amount becomes a prescribed value or more.
中継処理部４３は、ＣＡＮバス２ａから受信したデータの受信バッファ４４から送信メッセージボックス４５への移動が第１の時間内で所定の移動回数又は移動量以上となった場合、送信メッセージボックス４５への移動を第２の時間の分だけ中断させる。 - 特許庁 - An inside of a frame F for forming a two dimensional image is divided into meshes M, a predetermined range E for drawing a desired object is determined in the frame F, and a Z value of a Z buffer is cleared on each mesh Mc at every other dot (every other mesh) out of the meshes M in the predetermined range E.
２次元画像が形成されるフレームＦ内をメッシュＭに区切り、そのフレームＦ内で所望のオブジェクトを描画したい所定範囲Ｅを決定し、その所定範囲Ｅ内のメッシュＭのうち、１ドット（１メッシュ）おきの各メッシュＭｃについてＺバッファのＺ値をクリアする。 - 特許庁 - When it is detected that the data of a magnetic disk device 11 of a system 10 to be backed-up are changed, the data are read by a memory (buffer) 112, and when the activity ratio of an LAN 101 is a previously decided value or less, the data are transmitted from the memory through the LAN 101 to a backup system 20.
バックアップ対象システム１０の磁気ディスク装置１１のデータに変更があったことを検知すると、当該データをメモリ（バッファ）１１２に読み込み、ＬＡＮ１０１の使用率が既定値以下の場合にメモリ内からＬＡＮ１０１経由でバックアップシステム２０に送出する。 - 特許庁 - To provide a semiconductor integrated circuit having an output buffer circuit which rises or falls an output signal on an output terminal up or down to a specific voltage at a desired through-rate, without depending on the value of capacitance of a load connected to the output terminal.
出力端子に接続された負荷の静電容量の大きさに依存することなく、所望のスルーレートで出力端子の出力電圧を所定の電圧に立ち上げ、または立ち下げることができる出力バッファ回路を有する半導体集積回路を提供する。 - 特許庁 - A filter coefficient selection part 7 performs a prescribed arithmetic operation to the image data for 3×3 pixels obtained from a line buffer 5, performs comparison with a threshold value and outputs signals for selecting the three kinds of vertical, horizontal and normal thinning filter coefficients corresponding to a luminance gradient direction to respective coefficient memories 8.
フィルタ係数選択部７はラインバッファ５から得られた３×３画素分の画像データに対して所定の演算を行ない、閾値と比較して輝度勾配方向に応じた縦，横，通常の３種類の補間フィルタ係数を選択する信号を各係数メモリ８に出力する。 - 特許庁 - When a data residual volume in a reception buffer 302 for temporarily storing received communication data is set below a predetermined value, a reservation request for increasing a reserving time band is transmitted to this wireless communication device used as a host for allocating a time band based on the reservation request.
受信した通信データを一時的に蓄積する受信バッファ３０２内のデータ残量が予め定めた所定値以下になったら、予約する時間帯域を増加する予約要求を、予約要求に基づいて時間帯域の割り当てを行うホストとなる無線通信装置に対して送信する。 - 特許庁 - To provide an audio video recording system wherein a final average bit rate is controlled to approach an average bit rate target value and the quality of a video image after compression is not fluctuated depending on the contents of the video image received by a signal input section as a method for avoiding occurrence of buffer under-run.
バッファアンダーラン回避方法として、信号入力部に入力された映像内容に応じて、圧縮後の映像品質が変動しないように、かつ、最終的な平均ビットレートが平均ビットレート目標値に近づくように制御された録音録画システムを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
