A buffer part 42 temporarily stores the received IP packet. バッファ部42は、受信したIPパケットを一時記憶する。 - 特許庁
The buffer region is located within a black matrix region. バッファ領域はブラックマトリクス領域内に配置される。 - 特許庁
a buffer that stores data until the printer is ready
プリンタが準備ができるまでデータを格納するバッファ - 日本語WordNet
A motion vector buffer 17 stores the motion vector. 動きベクトルバッファ17ではその動きベクトルを格納する。 - 特許庁
A character stream inputted from the keyboard device 20 is processed by the authentication buffer 34 and a keyboard buffer 33, and a password message is transmitted to the authentication buffer 34. 認証バッファ34とキーボードバッファ33とによりキーボード装置20から入力されたキャラクターストリームを処理し、パスワードメッセージを認証バッファ34に送信する。 - 特許庁
The buffer layer 18 is a Zn_1-xMg_xO film. バッファ層18が、Zn_1−xMg_xO膜である。 - 特許庁
OUTPUT BUFFER CIRCUIT AND SEMICONDUCTOR MEMORY USING THE SAME 出力バッファ回路およびそれを用いた半導体メモリ - 特許庁
An amorphous silicon layer is formed on the buffer film 12. バッファ膜12上には、アモルファスシリコン層が形成される。 - 特許庁
PIXEL-READING SWITCH CAPACITOR BUFFER CIRCUIT AND ITS METHOD 画素読み出しスイッチ・コンデンサ・バッファ回路およびその方法 - 特許庁
METHOD FOR CALCULATING EFFECTIVE BUFFER DEPTH OF UNDERGROUND RADIOACTIVITY 地中放射能の実効緩衝深度の算出方法 - 特許庁
OUTPUT BUFFER CIRCUIT AND SEMICONDUCTOR DEVICE HAVING THE SAME 出力バッファ回路及びこれを備える半導体装置 - 特許庁
BUFFER CIRCUIT, CIRCUIT FOR DRIVING DISPLAY DEVICE AND DISPLAY DEVICE バッファ回路、ディスプレイ装置の駆動回路、ディスプレイ装置 - 特許庁
A buffer control part (30) performs output control of the buffer (20) such that the memory access parameter is outputted in order corresponding to each bank of the multi-bank memory from the buffer (20). バッファ制御部(30)は、バッファ(20)からマルチバンクメモリの各バンクに対応する順にメモリアクセスパラメータが出力されるようにバッファ(20)の出力制御を行う。 - 特許庁
The bits are directly read from the first interleaver buffer 82 and written to the physical channel buffer 84 by using the decided address of the physical channel buffer 84. これらのビットは、直接、第1インタリーババッファ82から読み込まれ、決定された物理チャネルバッファ84のアドレスを使用して物理チャネルバッファ84に書き込まれる。 - 特許庁
A buffer memory 205 records the image signals frame by frame. バッファメモリ205は、画像信号をフレームごとに記録する。 - 特許庁
PAGE BUFFER OF VOLATILE MEMORY DEVICE AND ITS PROGRAMMING METHOD 揮発性メモリ装置の頁バッファ及びそのプログラム方法 - 特許庁
A wiring adding step S4 converts a normal IO buffer 1 into an IO buffer 3 with a dummy terminal, and adds dummy wiring 44 by using the IO buffer 3 with the dummy terminal. 配線追加ステップS4が、通常IOバッファ1をダミー端子付IOバッファ3に変換し、このダミー端子付IOバッファ3を用いてダミー配線44を追加する。 - 特許庁
A post-write buffer 12 is composed of an address buffer 27, a data buffer 29, first and second clock timing signals, an address decoder 24 and a write enable circuit 31. 後置書込みバッファ12は、アドレス・バッファ27,データ・バッファ29,第1のクロック・タイミング信号,第2のクロック・タイミング信号,アドレス・デコーダ24,書込みイネーブル回路31で構成される。 - 特許庁
CLOCK DISTRIBUTION DESIGNING METHOD AND BUFFER CIRCUIT FOR TREE STRUCTURE クロック分配設計方法、及び、木構造のバッファ回路 - 特許庁
RING BINDER HAVING LEVERS PROVIDED WITH BUFFER MEMBERS 緩衝部材を備える付勢レバーを有するリングバインダー - 特許庁
BUFFER CIRCUIT, ITS CONTROL METHOD, TUNER CIRCUIT, AND RECEIVER バッファ回路及びその制御方法、チューナ回路、受信機 - 特許庁
CLOCK BUFFER CIRCUIT AND CLOCK DISTRIBUTION CIRCUIT USING THE SAME クロックバッファ回路及びこれを用いたクロック分配回路 - 特許庁
BUFFER CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT USING THE SAME バッファ回路及びそれを用いた半導体集積回路 - 特許庁
VOLTAGE SETTING CIRCUIT AND OUTPUT CURRENT VARIABLE BUFFER 電圧設定回路および出力電流可変バッファ - 特許庁
DIFFERENTIAL AMPLIFIER, LOCAL BUFFER CIRCUIT AND RADIO COMMUNICATION DEVICE 差動増幅器、ローカルバッファ回路及び無線通信装置 - 特許庁
PISTON-CYLINDER EQUIPMENT HAVING BUFFER CHARACTERISTIC DEPENDING ON SPEED 速度依存の緩衝性を有するピストン−シリンダ装置 - 特許庁
The problem is solved by a microcomputer including a CAN message buffer with at least one CAN message buffer, and a CAN message buffer access management part. CANメッセージバッファを少なくとも一つ備えるCANメッセージバッファ部と、CANメッセージバッファアクセス管理部とを具備するマイクロコンピュータによって解決することができる。 - 特許庁
The buffer materials K are unwoven fabrics, elastomer sheets, or sponge plates. 緩衝材Kは、不織布、エラストマーシート、スポンジ板である。 - 特許庁
MEDIA CONVERTER WITH PACKET BUFFER AND CONTROL METHOD THEREFOR パケットバッファを有するメディアコンバータおよびその制御方法 - 特許庁
DATA BUFFER CIRCUIT, INTERFACE CIRCUIT, AND THEIR CONTROL METHODS データバッファ回路、インターフェース回路及びその制御方法 - 特許庁
According to the said automatic refresh signal aref and the delay signal tRAS delay, the input buffer generator 34 outputs a control signal buffer gen for controlling input buffers 36, 44 and 46. 入力バッファジェネレータ34は、前記自動リフレッシュ信号arefと、前記遅延信号tRAS delayとにより、入力バッファ36、44、46を制御する制御信号buffer genを出力する。 - 特許庁
TITANIUM MAGNET CROWN SYSTEM IMPLANT WITH BUFFER STRUCTURE 緩衝機構を備えたチタン・マグネット・クラウンシステム用インプラント - 特許庁
Copyright 2001-2004 Python Software Foundation.All rights reserved. Copyright 2000 BeOpen.com.All rights reserved. Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved. Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.