「buffer」を含む例文一覧(23841)
＜前へ 1 2 .... 467 468 469 470 471 472 473 474 475 476 477 次へ＞- Methods include a process of controlling gloss of a toner utilizing a step-wise addition process, which includes feeding a small amount of acid or buffer slowly and prevents particle-to-particle sticking, optionally combined with little or no chelating agent added during an aggregation process, resulting in a narrow particle size distribution while achieving desired gloss and ultra low melting point properties of a toner.
少量の酸またはバッファをゆっくり供給することを含む段階的な添加プロセスを用いることによって、粒子同士が付着することが抑えられ、場合により、凝集プロセス中にキレート化剤をほとんど加えないか、まったく加えない、トナーの光沢を制御するプロセスを含み、その結果、トナーが、望ましい光沢と、きわめて融点が低いという特性をもちつつ、粒度分布が狭くなる。 - 特許庁 - The power supply pins required for an input-output circuit are only two pins 38 and 42 while a high voltage withstand property and extensibility are achieved by providing a buffer interface between a functional digital circuit and a common bus for another digital circuit by using two PMOS switching transistors T1A and T1B instead of one PMOS switching transistor between the output line 30 of the circuit and an output power terminal 42.
入出力ドライバ回路は、回路の出力ライン（３０）と出力電源端子（４２）との間に、１つのみの代わりに、２つのＰＭＯＳスイッチング・トランジスタ（Ｔ１Ａ，Ｔ１Ｂ）を用いることによって、機能性デジタル回路（１４）と他のデジタル回路のための共通バス（１８）との間に、バッファ・インターフェースを備え、高いレベルの電圧耐性および伸展性を達成しつつ、必要な電源ピン（３８，４２）を２つのみに抑えた。 - 特許庁 - This device has a first signal buffer receiving an address control signal and generating an address control signal stored temporarily, a mode detecting circuit receiving the address control signal stored temporarily and generating a burst control signal, and a core access trigger circuit receiving the burst control signal and generating a core access signal used for starting core access for burst mode operation of the memory device.
本発明の装置は、アドレス制御信号を受け、一時的に記憶されたアドレス制御信号を生成する第１の信号バッファと、一時的に記憶されたアドレス制御信号を受け、バースト制御信号を生成するモード検出回路と、バースト制御信号を受け、記憶装置のバーストモード動作用のコア・アクセスを開始させるため使用されるコア・アクセス信号を生成するコア・アクセス・トリガ回路と、を有する。 - 特許庁 - A communication terminal device includes a means for receiving quality deterioration information for reporting a predetermined quality deterioration state detected by monitoring a packet relating to a speech from a communication control apparatus which detects the predetermined quality deterioration state and a management means for performing setting for initially expanding the size of a reception buffer for a voice packet when the quality deterioration information is received.
本通信端末装置は、通話に係るパケットを監視することによって検出された所定の品質劣化状態を通知するための品質劣化情報を、上記所定の品質劣化状態を検出した通信制御装置から受信する手段と、品質劣化情報を受信した場合、音声パケットのための受信バッファのサイズを初期的に拡大させるための設定を行う管理手段とを有する。 - 特許庁 - In a display device including a pixel portion and a driver circuit on one insulator, the driver circuit comprises a decoder 100 including plural NAND circuits including p-channel TFTs 104-106 connected in parallel and p-channel TFTs 107-109 connected in series, and a buffer portion 101 including plural buffers including three p-channel TFTs 114-116.
同一の絶縁体上に画素部および駆動回路を含む表示装置において、駆動回路は、並列に接続されたｐチャネル型ＴＦＴ１０４〜１０６および直列に接続されたｐチャネル型ＴＦＴ１０７〜１０９を含む複数のＮＡＮＤ回路を有したデコーダ１００と、三つのｐチャネル型ＴＦＴ１１４〜１１６を含む複数のバッファを有したバッファ部１０１とを含むことを特徴とする。 - 特許庁 - In a display device including a pixel section and a driver circuit on the same insulator, the driver circuit comprises: a decoder 100 having a plurality of NAND circuits including p-channel TFTs 104-106 connected in parallel and p-channel TFTs 107-109 connected in series; and a buffer section 101 having a plurality of buffers including three p-channel TFTs 114-116.
同一の絶縁体上に画素部および駆動回路を含む表示装置において、駆動回路は、並列に接続されたｐチャネル型ＴＦＴ１０４〜１０６および直列に接続されたｐチャネル型ＴＦＴ１０７〜１０９を含む複数のＮＡＮＤ回路を有したデコーダ１００と、三つのｐチャネル型ＴＦＴ１１４〜１１６を含む複数のバッファを有したバッファ部１０１とを含むことを特徴とする。 - 特許庁 - A robot processing system comprises a pickup rotor 116 for moving a micro-device from an input feeder mechanism to a programming mechanism while using rotary movement; and the programming mechanism comprises a programmer rotor 118 having a plurality of programmer heads 118A-118F and has a structure for programming the micro-device received from the pickup rotor 116 in the rotary movement and carrying it to an output buffer mechanism.
ロボット処理システムが、マイクロデバイスを前記入力フィーダ機構より前記プログラミング機構へと回転式の移動を用いながら移動させるピックアップロータ１１６により構成され、前記プログラミング機構は、複数のプログラマヘッド１１８Ａ−１１８Ｆを有するプログラマロータ１１８により構成され、前記ピックアップロータ１１６より受け取ったマイクロデバイスを、回転移動中にプログラムし、出力バッファ機構へ搬送する構成を有する。 - 特許庁 - The apparatus for transmitting data in a communication system includes a buffer descriptor (BD) generator for generating a BD referencing constituent elements constituting second type data, if there is first type data to be transmitted, and a direct memory access (DMA) controller for controlling the apparatus so as to generate the second type data from the first type data according to the BD and to transmit the generated second type data.
本発明は、通信システムにおけるデータ送信装置であって、送信する第１のタイプのデータが発生すると、第２のタイプのデータを構成する構成エレメントを参照してバッファディスクリプタ(ＢＤ)を生成するＢＤ生成器と、第１のタイプのデータをＢＤに対応して第２のタイプのデータとして生成して送信するように制御する直接メモリ接続(ＤＭＡ)制御器と、を含むことを特徴とする。 - 特許庁 - Concerning the communication apparatus for transmitting prescribed data from the interleaved data buffer route for performing forward error correction(FEC) processing and interleave processing at the time of data communication, at the time of initializing sequence execution, by setting vender information, information on FEC processing and interleave processing and information on an operating mode between station side equipment and terminal side equipment, FEC processing can be executed by unit of subframe.
データ通信時、ＦＥＣ処理およびインターリーブ処理を行うインターリーブドデータバッファ経路から所定データを送信する通信装置において、初期化シーケンス実行時に、局側装置および端末側装置間で、ベンダ情報、前記ＦＥＣ処理およびインターリーブ処理に関する情報、さらに動作モードに関する情報、の設定を行うことにより、前記ＦＥＣ処理を、サブフレーム単位にて実行可能とする。 - 特許庁 - With the thin film EL element which has at least a laminated structure with a light-emitting layer and transparent electrode layer after an electrode layer having a pattern is formed on a substrate having electric insulation and then, a dielectric layer is formed into a multi-layer state by repeating a solution-coating burning method, a buffer layer is placed between the multi- layer dielectric layer and the electrode layer.
電気絶縁性を有する基板上にパターンを有する電極層が形成され、さらに誘電体層が溶液塗布焼成法を複数回繰り返すことにより多層状に形成された後、発光層及び透明電極層が積層された構造を少なくとも有する薄膜ＥＬ素子であって、前記多層状誘電体層と前記電極層との間にバッファ層を備えた構造とする。 - 特許庁 - The semiconductor device comprises: a plurality of output wirings 10 for supplying an output signal amplified by a plurality of output buffer circuits 8 to a plurality of corresponding terminals 3 for the output signal through a plurality of switch circuits 9; and a plurality of test wirings 12 for commonly and electrically connecting a plurality of terminals 3 for output signal arranged adjacently to each other through a plurality of switch circuits 11.
複数の出力バッファ回路８により増幅された出力信号を対応する複数の出力信号用端子３に複数のスイッチ回路９を介して供給するための複数の出力用配線１０と、互いに隣接して配置された複数の出力信号用端子３間の各々を複数のスイッチ回路１１を介して電気的に共通接続する複数のテスト用配線１２とを有している。 - 特許庁 - When conducting parallel demodulation through 3 code channels, finger section obtains a reference signal, the interference signal detection section 108 generates an interference replica signal, corresponding to an incoming wave assigned to the finger section from the reference signal and the searcher detection signal, gives the interference replica signal to the signal assignment section 103, which applies interference elimination processing to the delayed received signal read from the buffer 102, and conducts parallel demodulation.
３符号チャンネルで並列に復調する場合は、いずれかのフィンガー部でリファレンス信号を求め、干渉信号検出部１０８でリファレンス信号とサーチャー検出信号からフィンガー部に割り当てた到来波に対応する干渉レプリカ信号を生成し、信号割当部１０３に供給してバッファ１０２から読み出された遅延受信信号に対して干渉除去処理を行ない並列復調を行なう。 - 特許庁 - A clock signal generating circuit 100 of a semiconductor memory comprises a CLK buffer 110 receiving an external clock signal and generating an internal reference signal, an internal clock enable-signal generating circuit 130 receiving an external clock enable-signal and generating an internal clock enable-signal, and an internal clock signal generating circuit 150 generating an internal clock signal in accordance with the internal reference signal and the internal clock enable-signal.
本発明の半導体記憶装置のクロック信号発生回路１００は、外部クロック信号を受けて内部基準信号を発生するＣＬＫバッファ１１０と、外部クロックイネーブル信号を受けて、内部クロックイネーブル信号を発生する内部クロックイネーブル信号発生回路１３０と、内部基準信号と内部クロックイネーブル信号とに応じて、内部クロック信号を発生する内部クロック信号発生回路１５０とを含む。 - 特許庁 - A composition composed of a mixture of sorbitol, saccharose, calcium gluconate, trisodium citrate, lysine and arginine is added to blood-plasma before pasteurization and, after pasteurization, the plasma is dialyzed against a buffer solution containing trisodium citrate, calcium gluconate, sodium chloride, lysine and arginine to remove sugars from the composition.
低温加熱殺菌段階の前に、ソルビトール、サッカロース、グルコン酸カルシウム、クエン酸三ナトリウム、リジンおよびアルギニンの混合物で構成されている組成物を血漿に添加し、そして次に、低温加熱殺菌段階の後、クエン酸三ナトリウム、グルコン酸カルシウム、塩化ナトリウム、リジンおよびアルギニンを含有する緩衝液に対して透析を行うことにより、上記組成物から糖類を除去することを含むことを特徴とする血漿の低温殺菌方法。 - 特許庁 - When there is the TSP, that TSP is outputted to the multiplexing part 8 but when there is no TSP, the presence/absence of the TSP in a buffer 3c for hierarchy C is confirmed.
多重ＴＳＰ制御部６は、多重フレーム生成部５からＡ階層を指定された場合には、階層Ａ用バッファ３ａにＴＳＰがあるかを確認し、ＴＳＰがあれば、そのＴＳＰを多重化部８へ出力し、ＴＳＰが無い場合には、階層Ｂ用バッファ３ｂにＴＳＰがあるかを確認し、ＴＳＰがあれば、そのＴＳＰを多重化部８へ出力し、ＴＳＰが無い場合には、階層Ｃ用バッファ３ｃにＴＳＰがあるかを確認する。 - 特許庁 - To provide a further improved ultraviolet sensing element whose manufacturing process is simple, capable of front surface irradiation without being provided with a buffer layer and capable of reliable ultraviolet sensing and measurement for obtaining the ultraviolet sensing element by using a gallium nitride (GaN) semiconductor element having various merits, and to provide its manufacturing method and an ultraviolet sensing system including the ultraviolet sensing element.
多様な長所を有するガリウムナイトライド（ＧａＮ）半導体素子を用いて紫外線感知素子を具現するにおいて、緩衝層を含まなくて前面照射が可能であって、さらに信頼性のある紫外線感知及び測定が可能であり、その製作工程が単純で、さらに改善された紫外線感知素子及びこれの製造方法と紫外線感知素子を含む紫外線感知システムを提供する。 - 特許庁 - Examination is performed for providing a deodorization filter for efficiently absorbing the basic gas and keeping the deodorization effect, and as the result, it is found that, by treating a filter in a honeycomb shape comprising active carbon mixed paper with a phosphoric acid buffer solution, the deodorization filter which remarkably keeps the deodorization effect of the basic gas is provided easily at a low cost.
本発明は、塩基性ガスを効率よく吸着し、消臭効果の持続する消臭フィルターを提供すべく鋭意検討を行なった結果、活性炭混抄紙で構成したハニカム形状のフィルターを、リン酸緩衝溶液で処理することによって、塩基性ガスの消臭効果が飛躍的に持続する消臭フィルターを、安価に簡単に提供できることを見出し、本発明に至ったものである。 - 特許庁 - The mobile telephone device, etc., equipped with a display part 11 which includes a CCD 25 and an optical system 30 for photographing an object and a body case 10 which holds the display part 11 and camera unit 20 and specify an outline is provided with a buffer member 40 between a unit case 21 and the body case 10 to reduce the impact force.
情報を表示し得る表示部１１、被写体を撮影するためのＣＣＤ２５及び光学系３０を含むカメラユニット２０、表示部１１及びカメラユニット２０を保持しかつ輪郭を画定する本体ケース１０を備えた携帯電話機等において、本体ケース１０を通してカメラユニット２０へ加わる衝撃力を緩和するために、ユニットケース２１と本体ケース１０との間に緩衝部材４０を設けた。 - 特許庁 - One electrode is provided on a group III-V compound semiconductor-made buffer layer containing boron(B) and phosphorus(P) or arsenic(As) having a smaller forbidden band width than a lower clad layer, and another electrode is provided on a group III nitride semiconductor layer to obtain a group III nitride semiconductor light emitting element having a high light emission intensity and electrodes displaying good Ohmic characteristics.
一方の電極を下部クラッド層よりも禁止帯幅を小とする硼素（Ｂ）とリン（Ｐ）または砒素（Ａｓ）とを含むＩＩＩ−Ｖ族化合物半導体から構成される緩衝層上に設け、他方の電極をＩＩＩ族窒化物半導体層上に設けることにより、良好なオーミック特性を発揮する電極を備えた高発光強度のＩＩＩ族窒化物半導体発光素子を得る。 - 特許庁 - Each entry of an instruction tracing buffer 330 has a Y operand subsequent reference entry information 335 which holds information about an entry number held by a subsequent instruction referring to the execution results of the instruction as a Y operand and a Z operand subsequent reference entry information 336 which holds information about the entry number held by the subsequent instruction referring to the execution results of the instruction as a Z operand.
命令追越しバッファ３３０の各エントリにおいて、その命令の実行結果をＹオペランドとして参照する後続命令の保持されるエントリ番号に関する情報を保持するＹオペランド後続参照エントリ情報３３５と、その命令の実行結果をＺオペランドとして参照する後続命令の保持されるエントリ番号に関する情報を保持するＺオペランド後続参照エントリ情報３３５とを有する。 - 特許庁 - The method for flexibly adjusting the buffer amount when receiving the AV data depending on the content attribute includes a step for determining the number of frames to be preserved, using frame information extracted from received packets, a step for concatenating the packets in the determined number of frames on each corresponding frame and preserving the packets, and a step for outputting the packets concatenated and preserved on each corresponding frame to a decoding section.
受信したパケットより抽出されたフレーム情報によって保存されるフレームの数を決定する段階、前記決定されたフレーム数内で前記パケットを該当フレーム別に連結して保存する段階、及び前記該当フレーム別に連結して保存されたパケットをデコーディング部に出力する段階を含むＡＶデータ受信時のバッファ量をコンテンツ属性によって弾力的に調節する方法。 - 特許庁 - The voltage-compliant multiple-stage extrinsic transconductance amplification high electron mobility transistor has a buffer layer, a main channel layer, a superlattice structure having a cumulative thickness of GaInAs/GaAs, a single-atom δ-doping career supply layer, a gate Schottky contact layer, a drain/source ohmic contact layer, successively disposed on a semiconductor substrate, in which the superlattice structure includes a barrier layer and a subchannel layer.
電圧順応性のある多段階外因相互コンダクタンス増幅高電子移動度トランジスタは、半導体基板上に、順に、バッファ層と、主チャンネル層と、ガリウムインジウム砒素/ガリウム砒素の厚さが累積的である超格子構造と、単原子δ-ドーピングキャリア供給層と、ゲートショットキーコンタクト層と、ドレーン/ソースオーミックコンタクト層とが配置され、その中で、上記超格子構造には、障壁層とサブチャンネル層とがある。 - 特許庁 - The optical semiconductor device is equipped with a lead frame 4, an optical semiconductor element 3 mounted on the lead frame 4, an auxiliary frame 8 which is arranged along the lead frame 4 separating from the optical semiconductor element 3 by a prescribed clearance, a buffer resin 7 formed of translucent resin and provided for covering the outer surface of the optical semiconductor element 3, and a molding resin 11 formed of translucent resin.
この発明の光半導体装置は、リードフレーム４と、このリードフレーム４に搭載された光半導体素子３と、リードフレーム４に沿って、光半導体素子３に対して所定の隙間を有して配置された補助フレーム８と、光半導体素子３の外面を覆うよう設けられた透光性樹脂からなる緩衝樹脂部７と、透光性樹脂からなるモールド樹脂部１１とを備える。 - 特許庁 - In this semiconductor device having the motor driver circuit 13 driven by a first power supply Vcc and the logic circuit 12 driven by a second power supply Vreg, logics of control signals GP1 to GP4 and GN1 to GN4 relative to the motor driver circuit 13 are forcedly determined by a buffer circuit 15a during a period when the voltage of the second power supply Vreg is not stable.
本発明に係る半導体装置では、第１電源Ｖ_ccで駆動するモータドライバ回路１３と第２電源Ｖ_regで駆動するロジック回路１２とを有する半導体装置において、第２電源Ｖ_regの電圧値が安定しない期間にはモータドライバ回路１３に対する制御信号ＧＰ１〜ＧＰ４及びＧＮ１〜ＧＮ４の論理をバッファ回路１５ａによって強制的に確定させる構成としている。 - 特許庁 - In the solar cell module comprising frame members 2 mounted on the periphery of the solar cell module body 1 which has a plurality of solar battery cells arranged at the backside of a translucent panel, a reinforcing member 3 is spanned between the opposed frame members 2 at the backside of the solar cell module body 1, and a buffer material 4 is interposed between the reinforcing member 3 and the solar cell module body 1.
透光性パネルの裏面側に複数の太陽電池セルを配置した太陽電池モジュール本体１の外周部にフレーム部材２を取り付けた太陽電池モジュールであって、上記太陽電池モジュール本体１の裏面側の対向するフレーム部材２に補強部材３を掛渡して設け、この補強部材３と上記太陽電池モジュール本体１との間に緩衝材４を介装させたことを特徴とする。 - 特許庁 - To obtain a semiconductor storage device in which a conventional circuit easily prevents malfunction such as output noise and latch data break, output delay, etc., due to the data lines of a reading system from a pair of bit lines to an output buffer being influenced by the noise generated by the operation of a peripheral circuit without adding an unnecessary control circuit and an unnecessary layout for noise measurement and deterioration of a memory circuit.
余分な制御回路やノイズ対策用の不要なレイアウトの追加、及びメモリ回路の性能を劣化させることなく、ビット線対から出力バッファまでの読み出し系のデータ線が、周辺回路の動作により引き起こされるノイズによって影響を受け、出力ノイズ、ラッチデータの破壊又は出力遅延といった誤動作を防止することが、既存の回路で容易にできる半導体記憶装置を得る。 - 特許庁 - The method includes the steps of: sending a scheduled transmission message, which applies an HARQ (hybrid automatic repeat request) process for transmission; starting a contention resolution timer and monitoring a PDCCH (physical downlink control channel); and eliminating the content of a buffer of the HARQ process when a contention result of the contention-based random access procedure is determined, to terminate the retransmission of the scheduled transmission message.
方法は、ＨＡＲＱ（ハイブリッド自動リピート要求）プロセスで伝送されるスケジューリング伝送メッセージを送信する段階と、コンテンション解決タイマーを起動し、ＰＤＣＣＨ（物理ダウンリンク制御チャネル）のモニタリングを開始する段階と、コンテンションベースのランダムアクセスプロセスのコンテンション結果を判定する際、ＨＡＲＱプロセスのバッファの内容を消去し、スケジューリング伝送メッセージの再送を終了させる段階とを含む。 - 特許庁 - This plotting control system which prints to a printing medium in accordance with bit map data stored-in a frame buffer 123 has a printing control means for determining a band to be plotted among a predetermined number of bands on the basis of an input print command, and a color information judgment means for judging whether or not the print command corresponding to the band determined by the printing control means includes a multicolor information.
フレームバッファ１２３に格納されるビットマップデータに従って印刷媒体に印刷する描画制御システムで、入力される印刷コマンドに基づいて、所定数のバンドの内から描画すべきバンドを決定する印刷制御手段（１００）と、印刷制御手段によって決定されたバンドに対応する印刷コマンドに多色情報が含まれるか否かを判定するカラー情報判定手段（１００）とを配設する。 - 特許庁 - The network chip receives a data packet containing a type that indicates a realtime packet that needs consideration of delay time or a not-realtime packet that does not need consideration of delay time, analyzes the received packet, obtains a type in which the received packet is included in the data packet, stores the received packet into a realtime reception packet buffer when the obtained type indicates a realtime packet, and issues an interrupt to the CPU immediately.
ネットワークチップは、遅延時間を考慮するリアルタイムパケット、及び遅延時間を考慮しない非リアルタイムパケットの何れかを示す種別を含むデータパケットを受信し、受信したデータパケットを解析して、受信したパケットがデータパケットに含まれる種別を取得し、取得した種別がリアルタイムパケットであることを示す場合に、受信したデータパケットをリアルタイム受信パケットバッファに格納し、即時にＣＰＵに対して割込発行を行う。 - 特許庁 - The hemoglobin measurement system for measuring stabilized hemoglobin A1c using an electrophoresis method includes a micro device having a migration path having an inner surface immobilization-coated with a cationic functional group and buffer liquid previously filled into its inside, an analysis section for storing the micro device, a power supply section connected to the analysis section, and a detection section for detecting a material to be measured in the analysis section.
電気泳動法を用いて安定型ヘモグロビンＡ１ｃを測定するためのヘモグロビン類の測定システムであって、内表面にカチオン性官能基が固定化され、かつ、予め内部に緩衝液が充填された泳動路を有するマイクロデバイスと、前記マイクロデバイスを収容する分析部と、前記分析部に接続された電源部と、前記分析部において測定対象物質を検出する検出部とを備えるヘモグロビン類の測定システム。 - 特許庁 - A reagent consists of at least one cation-type detergent, a glycoside type compound, especially saponin, at least one inorganic salt, and/or a substance with permeation operation and/or leukocyte protection operation, and organic and/or inorganic buffer agent for selectively adjusting the pH of the reagent to either essential neutral value (pH value ranging from 5 to 8) or a base value (pH value ranging from 8 to 12).
本発明による試薬は、カチオン型の少なくとも１つのデタージェントと、配糖体型の化合物、特にサポニンと、少なくとも１つの無機塩、および／または浸透作用および／または白血球保護作用を有する物質と、実質的な中性値（５〜８の間のｐＨ値）または塩基性値（８〜１２の間のｐＨ値）のいずれかにその試薬のｐＨを選択的に調整することができる有機および／または無機の緩衝剤とからなる。 - 特許庁 - When HDD firmware for update transferred, for example, from a host computer 13 is received by a host I/F 20 and stored in a buffer area of a program memory 25, a CPU 23 in the disk controller 11 specifies an HDD to be the object of firmware update according to update object disk device information attached to the firmware and stores the HDD firmware for update in a firmware storage area 26 of the HDD.
ディスク制御装置１１内のＣＰＵ２３は、例えばホスト計算機１３から転送された更新用のＨＤＤファームウェアがホストＩ／Ｆ２０で受信されて、プログラムメモリ２５のバッファ領域に格納されると、当該ファームウェアに付されている更新対象ディスク装置情報に従って、ファームウェア更新の対象となるＨＤＤを特定し、そのＨＤＤのファームウェア保存領域２６に更新用のＨＤＤファームウェアを保存する。 - 特許庁 - The vertical MOSFET which has a semiconductor substrate layer and a drift layer, provided above the semiconductor substrate layer and having a lower impurity concentration than the semiconductor substrate layer is provided with a buffer layer which continuously varies in impurity concentration, with the depth position within an impurity range being lower than the impurity concentration of the semiconductor layer and higher than the impurity concentration of the drift layer between the semiconductor substrate layer and drift layer.
半導体基板層と、半導体基板層の上方に設けられて半導体基板層の不純物濃度よりも低い不純物濃度を有するドリフト層と、を有する縦型ＭＯＳＦＥＴにおいて半導体基板層とドリフト層との間に半導体基板層の不純物濃度よりも低く且つドリフト層の不純物濃度よりも高い不純物濃度範囲において、その深さ位置に応じて不純物濃度が順次変化しているバッファー層を設ける。 - 特許庁 - The cabinet having a predetermined strength can be manufactured without causing a trouble such as sink even with the uniform thickness of the cabinet while having preferable buffer performance at the contact part, by performing gas injection molding using high pressure nitrogen gas such that a hollow part is formed at a portion where the cabinet makes contact with an article contained in the cabinet, in a process where the plastic cabinet of the electronic apparatus is injection molded.
電子機器のプラスチック製の筐体を射出成形する工程において、筐体がその収容物と当接する部分において中空部を形成するように、高圧窒素ガスを用いたガス射出成形を行うことにより、上記当接部分において好適な緩衝性能を有するとともに、筐体の肉厚が不均一であってもひけ等の問題が生じることなく、一定の強度を保った筐体を作製することができる。 - 特許庁 - The operation of the compressors 15a, 15b and 15c is controlled in response to changes in loads 9, 10 and 11 by measuring the pressure inside a buffer tank 17 placed somewhere in the confluence pipe 16 or the pressure in the pipe 16.
計装空気系Ａ、サービス空気系Ｂ、窒素ガス供給系Ｃの間で、コンプレッサ１５ａ、１５ｂ、１５ｃを共有設備とすると共に、圧縮ガス供給系と共有コンプレッサ１５ａ、１５ｂ、１５ｃとの間を合流配管１６で接続し、この合流配管１６に設けたバッファタンク１７内の圧力を測定するか、または合流配管１６内の圧力を測定することにより負荷９、１０、１１の変動に応じたコンプレッサ１５ａ、１５ｂ、１５ｃの運転制御を行う。 - 特許庁 - Whether or not the two input signals have the same level for a prescribed time or over is decided depending on the outputs from the differential input buffer and the delay circuit and a prescribed signal is set to the output when it is decided that the two input signals have the same level for a prescribed time on over.
差動入力回路において、２つの入力信号のそれぞれを閾値電圧とを比較する差動入力バッファと、こそれ差動入力バッファの出力を遅延させる遅延回路とを設け、差動入力バッファ及び遅延回路の各出力から２つの入力信号が所定の時間以上互いに同一レベルの信号であるか否かを判断し、所定の時間以上同一レベルの信号であると判断すると出力を所定の信号とする。 - 特許庁 - This method comprises such a process that glycinonitrile is subjected to a microorganism or product therefrom in the presence of a sulfite compound, preferably under a reaction condition that does not require adding acid, alkali or buffer for adjusting pH, in a closed system or system that permits simultaneous separation of formed ammonia outside the system, thus separately collecting glycine and ammonia.
亜硫酸化合物の存在下グリシノニトリルに微生物またはその処理物を作用させることで、好ましくはpHを調整するための酸、アルカリまたは緩衝液の添加をしない反応条件で、且つ閉鎖系の反応条件下もしくは生成するアンモニアを反応と同時に系外に分離する反応条件下で亜硫酸化合物の存在下グリシノニトリルに微生物またはその処理物を作用させることで、グリシンとアンモニアを別々に回収するグリシンの製造法。 - 特許庁 - In the composition, the total in vitro dissolution time which is determined according to the United States Pharmacopeia (USP) XXII basket assembly method in a phosphate buffer of pH 5.8 (50 or 100 rpm), is substantially between 1 and 4 h for at least 90% of the content of levosimendan.
ａ）治療に効果的な量のレボシメンダン、およびｂ）レボシメンダンの放出を長期間にわたって提供するための薬剤放出制御成分を含む経口投与用制御放出組成物であって、少なくとも９０パーセントのレボシメンダン含有量に対し、リン酸緩衝液ｐＨ５．８（５０または１００ｒｐｍ）における米国薬局方ＸＸIIかご集合法にもとづいて決定された全インビトロ溶解時間が実質的に１時間から４時間のあいだである組成物。 - 特許庁 - When recursively circulating and storing data with respect to the ring buffer, by alternately carrying out a round of storing data from the top address, and a round of storing data from an address position shifted predetermined bytes from the top address of the ring address, newly buffered data is shifted and stored with respect to previously buffered data, and the loss position is grasped by a corrective operation result of the stored data.
リングバッファに対してデータを再帰的に循環させて格納する際に、リングバッファの先頭アドレスよりデータを格納する周回と、リングバッファの先頭アドレスを所定のバイト分シフトしたアドレス位置からデータを格納する周回と、を交互に実行することで、前回バッファリングしたデータに対して新たにバッファリングしたデータをずらして格納し、該格納されたデータの訂正演算結果により、消失位置を把握する構成とした。 - 特許庁 - This system is provided with a reference voltage generating circuit 1 inputting power voltage VDDQ for output buffer, eliminating the noise of this power voltage, generating reference voltage by resistance division from the noise-eliminated power voltage VDDQ and outputting it, and an input first stage circuit 30 inputting the reference voltage and an external input signal from the outside and generating an internal drive signal for driving a semiconductor memory.
出力バッファ用電源電圧を入力して該電源電圧のノイズを除去する手段及び前記ノイズを除去された前記電源電圧から抵抗分割により基準電圧を生成して出力する手段を有する基準電圧発生回路と、前記基準電圧及び外部から外部入力信号を入力してこれらから半導体メモリを駆動する内部駆動信号を生成する入力初段回路とを備える。 - 特許庁 - Where the compound represented by formula (I) or the crystalline forms thereof is used in combination with another medicament for the treatment of dysuria, pharmaceutical compositions can be formulated by admixing separately each of active ingredients, or admixing concurrently both of active ingredients, with pharmaceutically acceptable additives such as excipient, disintegrator, binder, lubricant, diluent, buffer, isotonic agent, preservative, wetting agent, emulsifying agent, dispersing agent, stabilizing agent, solubilizing agent and the like, and administered separately or concurrently in an oral or pareteral dosage form.
本発明の式（Ｉ）で表される化合物またはその結晶と、他の排尿障害治療薬とを組み合わせて使用する場合、これらの有効成分を別々にまたは同時に、薬理学的に許容される賦形剤、崩壊剤、結合剤、滑沢剤、希釈剤、緩衝剤、等張化剤、防腐剤、湿潤剤、乳化剤、分散剤、安定化剤、溶解補助剤などと混合し、医薬組成物として経口または非経口的に投与することができる。 - 特許庁 - The semiconductor device (HFET) includes: a first nitride semiconductor layer 13 formed on a SiC substrate 11 through a buffer layer 12; a second nitride semiconductor layer 14 formed on the first nitride semiconductor layer 13 to generate a two-dimensional electronic gas layer on the upper part of the first nitride semiconductor layer 13; and electrodes 16, 17 selectively formed on the second nitride semiconductor layer 14 and having ohmic properties.
半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。 - 特許庁 - The image processor includes: a plurality of the buffers for buffering image data; a first control register for setting control data; a second control register for setting the control data set in the first control register at given timing; and an image processing part for performing given image processing on the basis of the control data set in the second control register for image data read from a reading buffer in the plurality of the buffers.
画像処理装置は、画像データをバッファリングする複数のバッファーと、制御データが設定される第１の制御レジスターと、第１の制御レジスターに設定された制御データが所与のタイミングで設定される第２の制御レジスターと、複数のバッファーのうち読み出し用に指定された読み出し用バッファーから読み出された画像データに対して、第２の制御レジスターに設定された制御データに基づいて所与の画像処理を行う画像処理部とを含む。 - 特許庁 - The keyboard structure includes a thin-film circuit board having a plurality of switches, at least one key cap having a plurality of contact parts corresponding to each of the switches of the thin-film circuit board, and a bottom plate having a plurality of holes corresponding to each switch and each contact part and to be formed a buffer part along the holes up to a bent part of the bottom plate.
本発明のキーボード構造は、複数のスイッチを有する薄膜回路基板と、各々の接触部が前記薄膜回路基板のそれぞれの前記スイッチに対応している複数の前記接触部を有する少なくとも一つのキーキャップと、複数の孔を有し、各々の前記孔が前記スイッチ及び前記接触部ごとに対応しており、前記孔に沿って前記底板の曲がり目まで緩衝部が形成する底板とを備えている。 - 特許庁 - If the downlink component carriers are not present in the activated carriers, the mobile station device sets the ACK in step S102, and then, determines that the uplink grant is not detected in step S103, determines that the ACK is set in the HARQ feedback in step S105, and does not transmit the PUSCH and retains the contents of an HARQ buffer corresponding to an HARQ process in step S107.
下りリンクコンポーネントキャリアがアクティベートされているキャリア中にない場合は、移動局装置は、ステップＳ１０２でＡＣＫをセットした後に、ステップＳ１０３において上りリンクグラントを検出しなかったと判定し、ステップＳ１０５においてＨＡＲＱフィードバックにＡＣＫがセットされていると判定し、ステップＳ１０７において、ＰＵＳＣＨの送信を行なわず、ＨＡＲＱプロセスに対応するＨＡＲＱバッファの内容を保持する。 - 特許庁 - When the packet I, Ith in the generation sequence as specified by the information on the generation sequence and the packet K the same as the packet I in the packet ID and Kth in the generation sequence exist in the packet buffer but the packet J, Jth in the generation sequence, does not exist in it, the packet processing part permits the transferring of the packet I to the game arithmetic part but none of the packet K.
パケット処理部は、パケットバッファに、生成順序情報で特定される生成順序がＩ番目である第Ｉのパケットと、第ＩのパケットとパケットＩＤが同一であり生成順序がＫ番目である第Ｋのパケットとが存在し、生成順序がＪ番目である第Ｊのパケットが存在しない場合には、第Ｋのパケットについてはゲーム演算部への転送を許可せず、第Ｉのパケットについてゲーム演算部への転送を許可する。 - 特許庁 - The filter unit for the fuel battery with durability is provided by forming and combining together a first filter which has a density gradient in a direction where gas flows and is made of fiber treated with an acid buffer solution, a second filter having a metal phthalocyanine complex and weak alkaline metallic salt carried by a honeycombed or corrugated filter made of active carbon fiber-blended paper, and a third filter which is a pleats filter containing fiber carrying metal zeolite.
気体の流れる方向に対して密度勾配のある、酸性緩衝液で処理した繊維からなる第１フィルターと、金属フタロシアニン錯体と弱アルカリ性金属塩を、活性炭混抄紙で構成したハニカムまたはコルゲート形状のフィルターに担持させた第２フィルターと、金属ゼオライトを担持した繊維を含むプリーツフィルターの第３フィルターを作成し、これらを組み合わすことによって、耐久性のある燃料電池用のフィルターユニットを提供できる。 - 特許庁 - The production method includes (a) a step using raw material lecithin as a substrate and a water-insoluble surfactant matrix material having a particle size of 0.01 mm or more, and (b) a step for enzymatic treatment of a mixture of the water insoluble surfactant-matrix material with the raw material lecithin, and phospholipase D, racemic acid or isometrically pure amino acid, or amine and a salt, in a pH-buffer aqueous solution.
本発明の製造方法は、（ａ）基質としての原材料のレシチンと、粒子サイズが０．０１ｍｍ以上の非水溶性の界面活性剤マトリックス材料とを用いるステップと、（ｂ）前記の非水溶性の界面活性剤−マトリックス材料と原材料のレシチンとの混合物と、ホスホリパーゼＤ、ラセミ酸または異性体的に純粋なアミノ酸、またはアミンと塩とを、ｐＨ−バッファ水溶液内で、酵素処理するステップとを有する。 - 特許庁 - Thus, it is possible to set the optimal buffer size by program processing units using the storage devices, and to improve data processing performance.
対象となるデータをバッファサイズ単位で書込み読出すときに発生する合計のオーバヘッドタイムと各階層の記憶装置間でのデータの授受のときに発生するオーバヘットタイムとの変化の経緯により、複数の変化点を見出し、その複数の変化点での合算したオーバヘッドタイムを算出し、合算したオーバヘッドタイムが最小になる変化点でのバッファサイズにバッファを設定することで、記憶装置を使用するプログラムの処理単位で最適なバッファサイズを設定し、データ処理性能向上を行うことができる - 特許庁 - While a bit line is pre-charged by two different voltage being the exact opposite each other having a first voltage value and a second voltage value, read-out can be performed in a memory cell, two voltage values obtained in this case are attained by enabling buffer to a first or a second capacitor respectively before these two voltage values are supplied to an evaluator to be compared.
上記課題は、本発明によれば、ビットラインが２つの互いに異なる正反対の電圧に第１の電圧値及び第２の電圧値によってプリチャージされている間に、メモリセルは次々に読み出し可能であり、この場合に得られる２つの電圧値は、これら２つの電圧値が互いに比較されるために評価器に供給される前に、それぞれ第１の乃至は第２のキャパシタンスにバッファ可能であることによって解決される。 - 特許庁
