「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 467 468 469 470 471 472 473 474 475 476 477 次へ＞- The integrated circuit device 1 comprises four or more buffers 20, a buffer control part 30 which controls write processing of data to the buffers and read processing of data from the buffers based on a command from a host 100, and a reproduction voice data output processing part 50 which is adapted so that a plurality of voice data can be simultaneously received, and outputs reproduction voice data based on the simultaneously input voice data.
集積回路装置１は、４個以上のバッファ２０と、ホスト１００からのコマンドに基づいて、バッファへのデータの書き込み処理、及び、バッファからのデータの読み出し処理を制御するバッファ制御部３０と、複数の音声データを同時に受け付け可能に構成されており、同時に入力された音声データに基づいて、再生用の音声データを出力する再生音声データ出力処理部５０とを含む。 - 特許庁 - The imaging device is provided with a CCD 13, a buffer memory 20 for storing a photographed image in time series, a CPU 24 for segmenting a specified image area from a through-image, which is stored in the memory 20 and extracting information from the times-series luminance change of the specified image area and a liquid crystal display 4d for displaying extracted information through superimposition on the photographed image.
ＣＣＤ１３と、このＣＣＤ１３によって撮像された画像を時系列的に記憶するバッファメモリ２０と、このバッファメモリ２０に記憶されたスルー画像から特定の画像領域を切り出し、この特定の画像領域の時系列的な輝度変化から情報を抽出するＣＰＵ２４と、抽出された情報を撮影画像に重畳して表示する液晶ディスプレイ４ｄとを備える。 - 特許庁 - The neutral or basic non-buffer solution containing a medical drug decomposable in the acid solution is stored in a gas-permeable container including a rubber member and a synthetic resin member, and the gas-permeable container is packed with a gas-nonpermeable package, and the medical drug has a means for removing carbon dioxide in a space between the gas-nonpermeable package and the gas-permeable container.
酸性溶液中で分解する医薬を含む、中性ないし塩基性の非緩衝性薬液が、ゴム製の部材と合成樹脂製の部材とを含むガス透過性容器に収容され、さらに前記ガス透過性容器がガス非透過性の包装体で包装されてなる医薬品製剤であって、前記ガス非透過性の包装体と前記ガス透過性容器との間隙部に二酸化炭素を除去する手段を備える医薬品製剤。 - 特許庁 - To provide an ultrasonic polishing tool with excellent workability and reliability, which prevents loading of a buff sheet by automatically and repeatedly supplying loose abrasive grain contained in slurry, etc. by suction and discharging the loose abrasive grain and polishing chips from a gap between fibers of the buffer sheet by changing thickness of the buff sheet by performing polishing, while vertically vibrating the buff sheet at a distal end of a tool by an ultrasonic vibrator.
超音波振動子によって工具先端のバフシートを縦振動させながら研磨を行うことにより、バフシートの厚みを変化させその繊維間の隙間からスラリー等に含まれる遊離砥粒の吸引による供給と遊離砥粒及び研磨屑の排出が自動的に繰返し行なわれ、バフシートの目詰まりを防止できる加工性、信頼性に優れた超音波研磨工具を提供する。 - 特許庁 - A conversion object character string 1 is segmented in a conversion unit according to a conversion dictionary 3 in which KANAs and KANJIs corresponding to the string 1 inputted by an inputting means 2 are stored, a conversion processing part 4 performs KANA-KANJI conversion processing, and a conversion candidate specifying means 6 acquires and updates conversion candidate narrowing information from conversion candidates processed by the part 4 through a conversion candidate buffer 5.
入力手段２で入力された変換対象文字列１に対応するかな漢字が記憶された変換辞書３より、変換対象文字列１を変換単位に切り出してかな漢字変換処理を変換処理部４で行い、この変換処理部４で処理された変換候補を変換候補バッファ５を介して変換候補指定手段６が変換候補絞込み情報を獲得更新する。 - 特許庁 - The decoded image management unit 211 specifies viewpoints with numbers (v) for respective decoded image signals stored in the decoded image buffer 210 and manages the output order of the decoded images at the respective viewpoints with the number (d) to output images having the same numbers (d) of decoded image signals at the respective viewpoints while synchronizing the respective viewpoints with one another so that the images are simultaneously or successively output.
復号画像管理部２１１では、復号画像バッファ２１０に格納されている復号画像信号のそれぞれについて、番号ｖにより視点を特定し、番号ｄによりそれぞれの視点での復号画像の出力順序を管理して各視点の復号画像信号の番号ｄの値が等しい画像を同時、または連続的に出力するように各視点を互いに同期させて出力する。 - 特許庁 - In the multi-output crystal oscillator comprising one crystal unit 10 and one oscillation circuit 1, a plurality of frequency division circuits 2 are connected in series with the output of the oscillation circuit 1, a switch 4 and a buffer 3 are provided, respectively, in the branched outputs of the oscillation circuit 1 and each frequency divider, and a frequency selected by the switch 4 is output as the oscillator output.
１つの水晶振動子１０及び発振回路１を備えた水晶発振器において、発振回路１の出力に複数の分周回路２を直列に接続し、発振回路１及び各分周器の分岐された出力にそれぞれスイッチ４とバッファ３を設け、スイッチ４によって選択された周波数を発振器出力として出力する多出力水晶発振器としている。 - 特許庁 - The photoreceptor unit is inserted into the image forming apparatus in a prescribed insertion direction and includes: the photoreceptor; a light shielding sheet 20 covering a part of the front side of the photoreceptor in the insertion direction; a resin-made hard cover 30 provided adjacently to the rear side of the light shielding sheet 20 in the insertion direction; and a buffer member interposed between the hard cover 30 and the photoreceptor.
感光体ユニットは、所定の挿入方向に沿って画像形成装置に挿入されるものであって、感光体と、感光体における挿入方向の前方側の一部を覆う遮光シート２０と、遮光シート２０に対して挿入方向の後方側に隣接して設けられた樹脂製の硬質カバー３０と、硬質カバー３０と感光体との間に介装された緩衝部材とを備える。 - 特許庁 - To provide a noise reduction circuit for a semiconductor device that can reduce a high level noise caused by concentrated flowing of a momentary transient current (peak current) through power lines of IO buffers when many outputs are inverted in each semiconductor, using the IO buffer with an output in a plurality of bits and capable of a high output current capability, such as a data control circuit for plasma display and liquid crystal display.
プラズマ表示や液晶表示のデータ制御回路のような複数ビットの出力をもち、出力電流能力の高いＩＯバッファを使用している半導体で出力の多数が反転した場合、出力ＩＯバッファで瞬間的な過渡電流(ピーク電流)が電源線に集中的に流れることにより発生する大きなノイズを低減する半導体装置のノイズ低減回路を提供する。 - 特許庁 - This method mixes at least one of a pH buffer material buffering pH of the measuring sample and a surfactant, the fluorescent enzyme substrate producing a substance emitting fluorescence by a catalytic reaction of an enzyme included in a bacterium, with the measuring sample to form a sample mixture and then adjusts the pH of the sample mixture at 10.0-13.0 after carrying out the catalytic reaction and measures the fluorescence.
被測定試料のｐＨを緩衝化するｐＨ緩衝化物質および界面活性剤の少なくとも一方と、細菌が持つ酵素による触媒反応によって蛍光を発する物質を生成する蛍光酵素基質とを、被測定試料と混合して混合試料とし触媒反応を行わせた後、混合試料のｐＨを１０.０以上１３.０以下に調整して蛍光を測定する微生物測定方法。 - 特許庁 - The buffer used for the solution for the contact lenses containing a pyrrolidone carboxylic acid as an acidic component and at least one kind selected from L-arginine, L-lysine, basic amino acid of L-histidine and tris-hydroxy methylaminomethane as basic components which generate no metal ions in an aqueous solution and the solution for the contact lenses containing trimethyl glycine and biguanide-based disinfectant as an osmotic pressure conditioner.
酸性成分としてピロリドンカルボン酸、水溶液中で金属イオンを発生することのない塩基性成分としてＬ−アルギニン、Ｌ−リジン、Ｌ−ヒスチジンの塩基性アミノ酸、トリスヒドロキシメチルアミノメタンから選択される少なくとも１種類を含有するコンタクトレンズ用溶液に用いる緩衝剤、並びに、上記緩衝剤、浸透圧調整剤としてトリメチルグリシン、ビグアニド系消毒剤を含有するコンタクトレンズ用溶液。 - 特許庁 - The graphics programming interface is provided with simple and powerful structure having characteristics including unique apex expression to enable a graphics pipeline to hold apex state information and to mix indexed and direct apex values and attributes, a projection matrix value set command, a display list call object command and an embedded frame buffer clear/set command, in which an application programmer is easily used and mastered.
グラフィックスパイプラインが頂点状態情報を保持することを可能にし、インデックス付けされたものと直接の頂点値および属性とを混合することを可能にするユニークな頂点表現、投影行列値セットコマンド、表示リスト呼び出しオブジェクトコマンド、および埋め込みフレームバッファクリア／セットコマンドを含んだ特徴をもち、アプリケーションプログラマが容易に使用し習熟することができ、単純かつパワフルな構築物を備える。 - 特許庁 - The output buffer 3 is formed by using a P channel transistor 1 as a transistor which inputs an input signal at its gate electrode and the source potential of an N channel transistor forming a NAND gate 8 as a precedent-stage driver is switched by a switch circuit 11 to make the level of the signal inputted to the gate electrode of the P channel transistor lower in a test than in normal use.
出力バッファ３を、入力信号がそのゲート電極に入力されるトランジスタにＰチャネルトランジスタ１を用いて形成し、前段ドライバとしてのＮＡＮＤゲート８を形成しているＮチャネルトランジスタのソース電位を、スイッチ回路１１で切り替えることにより、上記Ｐチャネルトランジスタのゲート電極に入力される信号のレベルを、テスト時には通常使用時よりも低いレベルとするようにしたものである。 - 特許庁 - In the laminated structure 30, the crystallizability of the InP layer 34 is made better than the InP layer on the conventional GaAs substrate, and a surface shape is made better than the InP layer by interposing the layer 34 having the film thickness having a ratio of 0.35 to the critical film thickness between the substrate 32 and the layer 34 as a buffer layer as the example.
本化合物半導体積層構造３０は、本実施形態例では、臨界膜厚に対する比率が０．３５の膜厚を有するＧａＡｓ_０．９５Ｐ_０．０５層３４をＧａＡｓ基板３２とＩｎＰ層３４との間にバッファ層として介在させることにより、従来のＧａＡｓ基板上のＩｎＰ層に比べて、ＩｎＰ層３４の結晶性を向上させ、表面形状を良好にしている。 - 特許庁 - In a transmitter 130, an output buffer control signal generator 131 generates communication signals representing dominant by turning on transistors 132 and 133 to supply a current to a first communication line 11 and a second communication line 12, and generates communication signals representing recessive by turning off the transistors 132 and 133 not to supply a current to the first communication line 11 and the second communication line 12.
トランスミッタ１３０において、出力バッファ制御信号生成部１３１は、トランジスタ１３２，１３３をオンにして第１通信線１１及び第２通信線１２に電流を流すことによりドミナントを表す通信信号を生成し、トランジスタ１３２，１３３をオフにして第１通信線１１及び第２通信線１２に電流を流さないことによりレセッシブを表す通信信号を生成する。 - 特許庁 - To provide a laminate having a transparent conductive film layer formed of an oxide thin film including an anatase phase with more excellent crystallinity by forming an optimum buffer layer on a substrate and including an adding element such as niobium with a titanium oxide as a principal component having a high refractive index and a low specific resistance, and to provide a functional element such as a semiconductor light emitting element having the laminate or a solar cell.
基体上に最適なバッファー層を形成することで、より結晶性に優れたアナターゼ相を含み、高い屈折率と低い比抵抗を有する、酸化チタンを主成分としてニオブなどの添加元素を含む酸化物薄膜からなる透明導電膜層を有する積層体を提供し、この積層体を具備した半導体発光素子、あるいは太陽電池などの機能素子を提供する。 - 特許庁 - In a biofuel cell having a structure in which a positive electrode 2 and a negative electrode 1 are opposed through an electrolyte layer 3, at least one of the positive electrode 1 or the negative electrode 2 is composed of an enzyme immobilized electrode, in which a contact angle to a buffer solution is equal to or more than 80 degrees and equal to or less than 120 degrees, or an enzyme immobilized electrode which is made of a material having regular fabric structure.
正極２と負極１とが電解質層３を介して対向した構造を有するバイオ燃料電池において、正極２および負極１のうちの少なくとも一方を、酵素が固定化され、緩衝液に対する接触角が８０°以上１２０°以下の電極、あるいは、酵素が固定化され、規則的な繊維構造を有する材料からなる電極により構成する。 - 特許庁 - The first voltage dividing circuit 11 includes: first and second resistive elements R1, R2 connected in series between a ground or reference voltage generation circuit 1 and a high-voltage generation circuit 2 and dividing a voltage between a ground voltage or reference voltage Vref and a high-voltage Vp to generate a first positive voltage V1 that can be measured by a tester dedicated to positive voltage; and a buffer BF outputting the first positive voltage V1.
第１分圧回路１１は、接地又は基準電圧生成回路１と高電圧生成回路２間に直列接続され、接地電圧又は基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成する第１、２の抵抗素子Ｒ１、Ｒ２と、第１正電圧Ｖ１を出力するバッファＢＦとを備えている。 - 特許庁 - The method of removing the Sn oxide coating film formed on the surface of the Sn-based plated material on which a plating layer containing Sn is provided is carried out by immersing the Sn-based plated material having Sn oxide coating film formed on the surface into a prescribed ammonia buffer solution and after that applying a prescribed voltage onto the immersed Sn-based plated material to electrolytically reduce the Sn oxide coating film.
Ｓｎを含むめっき層が設けられたＳｎ系めっき材表面に形成されたＳｎ酸化皮膜の除去方法であって、表面にＳｎ酸化皮膜が形成されたＳｎ系めっき材を、所定のアンモニア緩衝液に浸漬した後、浸漬されているＳｎ系めっき材に所定の電圧を印加することにより、Ｓｎ酸化皮膜を電解還元して除去するＳｎ酸化皮膜の除去方法。 - 特許庁 - Regarding a file having data in buffer memory 4, of the files stored in cache memory 5, this memory management device calculates the communication amount reduced by cache hit in a certain period from the present time to the past and the communication amount generated by a cache mistake, and compares communication sum total amount Gtotal of the sum total of them with a threshold S, thereby determining the existence of a file seldom used as a cache.
キャッシュメモリ５に保存されたファイルの中から、バッファメモリ４にデータを有するファイルについて、現時点から過去の一定期間にキャッシュヒットしたことにより削減された通信量、キャッシュミスしたことによって発生した通信量を算出し、その合計である通信合計量Ｇｔｏｔａｌとしきい値Ｓとを比較することにより、キャッシュとして利用された頻度が少ないファイルの有無を判定する。 - 特許庁 - The laminate structure for thermoelectric conversion has a structure in which a substrate 10, a buffer layer 20 formed by distributingly laminating a plurality of independent laminate portions 21 comprising Ti metal or Ti alloy, and a thermoelectric material layer 30 containing as effective components one or two elements selected from a first group of Bi and Sb and one or two elements selected from a second group of Te and Se are laminated in this order.
基板１０と、Ｔｉ金属若しくはＴｉ合金からなる独立積層部２１を複数、相互に分散して積層形成してなる緩衝層２０と、Ｂｉ、Ｓｂの第１群から選ばれる１又は２の元素とＴｅ、Ｓｅの第２群から選ばれる１又は２の元素とを有効成分として含む熱電材料層３０とが、この順で積層されている熱電変換用積層構造である。 - 特許庁 - In the treatment device including a treatment chamber 6 for treating a treatment object in a decompressed atmosphere lower than the atmospheric pressure; a vacuum pump 14 connected to the treatment chamber 6; and an opening/closing valve 17 provided in a line 16 connecting the treatment chamber 6 to the vacuum pump 14, a buffer tank 18 is provided in the connection line 16 between the opening/closing valve 17 and the vacuum pump 14.
大気圧より低い減圧雰囲気で被処理物を処理する処理室６と、この処理室６に接続されている真空ポンプ１４と、前記処理室６と真空ポンプ１４とを接続するライン１６に設けられている開閉バルブ１７とを備えている処理装置において、前記開閉バルブ１７と真空ポンプ１４との間の前記接続ライン１６にバッファタンク１８が設けられている。 - 特許庁 - For a plurality of intermediate image processes constituting an image processing function to be executed, a route list creation process and an execution order list creation process are performed, to determine the order of executing intermediate image processing according to an order determined to be executable, and it is registered to the list of orders of execution together with buffer information (information on a data read position, a data write position, or the like) when determined.
実行予定の画像処理機能を構成する複数の中間画像処理について巡回経路リスト作成処理及び実行順序リスト作成処理を行って、実行可能であると判定された順に従って中間画像処理の実行順序を決定して、その決定時のバッファ情報（データ読出位置やデータ書込位置などの情報）と共に実行順序リストに登録する。 - 特許庁 - The charge trap type 3-level nonvolatile semiconductor memory and its driving method are provided with a memory array including a plurality of memory elements capable of storing data in at least two charge trap areas in a current moving direction, and a page buffer driven to map a set of first to third bit data in the threshold voltage groups of the two charge trap areas constituting a set.
本発明の電荷トラップ型の３−レベル不揮発性半導体メモリ装置及びその駆動方法は、それぞれが電流の移動方向に沿って少なくとも二つの電荷トラップ領域にデータを記憶することができる複数のメモリ素子を持つメモリアレイと、一組の第１〜第３ビットのデータを、一組をなす二つの前記電荷トラップ領域のスレショルド電圧グループにマッピングするように駆動されるページバッファーとを備える。 - 特許庁 - When receiving electronic mail from a communication part 5, a control part 1 temporarily stores the electronic mail in a buffer BF, and determines whether or not the attached file of the electronic mail satisfies prescribed conditions for reducing the attached file, and when the conditions are satisfied, reduces the size of the attached file, and stores the reduced attached file with the electronic mail in a memory MB.
制御部１は、通信部５から電子メールを受信した際に、この電子メールをバッファＢＦに一時的に格納すると共に、この電子メールの添付ファイルがそれを縮小するための所定の条件を満たしているか否かを判別し、その条件を満たしている場合には、この添付ファイルのサイズを縮小するほか、この縮小後の添付ファイルを当該電子メールと共にメモリＭＢに記憶する。 - 特許庁 - To provide a data multiplexing method and data multiplexing device capable of conducting input, multiplexing processing, and output processing by a transmission rate in accordance with a transmission path standard for any digital data using only one storage means in order to improve the data transfer efficiency without using an output buffer on the occasion of multiplexing processing for inputted packet rows of a plurality of channels to generate and output multiplex packet columns.
入力された複数チャンネルのパケット列を多重化処理して多重パケット列を生成し出力する際に、出力バッファを使用せず、１つの記憶手段のみで任意のディジタルデータの入力と多重化処理と伝送路の規格に準拠した伝送レートでの出力処理ができ、データ転送効率を向上することができるデータ多重化方法及びデータ多重化装置を提供することを目的とする。 - 特許庁 - The follow-up reproduction is enabled after securing the continuity of the information by detecting a free area where the continuity of the information can be compensated among free areas existing on a disk 1, recording inputted information in the free area while controlling the recording and reproduction via a track buffer 9 and controlling the execution of reproduction of the already-recorded information by a system controller 5.
システムコントローラ５が、ディスク１上に存在する空き領域の中から、その情報の連続性を補償可能な空き領域を検出し、この空き領域に対して、入力された情報をトラックバッファ９を介して記録再生制御しながら記録するとともに、既に記録した情報の再生を実行制御することにより、情報の連続性を確保したうえで、追いかけ再生を可能とすることができる。 - 特許庁 - The speech quality observation device comprises a packet buffer means for storing speech packets arriving non-regularly as speech information, and outputting the speech information to the speech decoding means regularly, and a speech information monitoring means for monitoring continuity of the speech information input to the speech decoding means, and calculating the index of speech quality of the decoded speech signal reflecting the acceptability of continuity.
この音声品質観測装置は、非定期に到来する音声パケットを音声情報として蓄積すると共に、定期的に音声情報を音声復号手段に出力するパケットバッファ手段と、音声復号手段に入力される音声情報の連続性を監視し、その連続性の良否を反映させた復号音声信号の音声品質の指標を算出する音声情報監視手段とを有する。 - 特許庁 - A polling is executed by a DMA control part on the basis of a logical state of a flag, and a first pointer and a second pointer in a descriptor 1617 are read again by the DMA control part after finishing the polling, and the content of the descriptor is renewed before finishing the polling to allow the access of the data buffer 1609 different from the access of the last time just after the polling.
フラグの論理状態に基づいて上記ＤＭＡ制御部によりポーリングが行われ、ポーリングの終了後にそのディスクリプタ（１６１７）における第１ポインタ及び第２ポインタが上記ＤＭＡ制御部により再リードされ、上記ポーリングが終了する前に当該ディスクリプタの内容を更新することにより、ポーリング直後において、前回アクセスしたものと異なるデータバッファ（１６０９）のアクセスが可能とされる。 - 特許庁 - The relation control unit adjusts a production rate of scan data by driving a motor after controlling motor driving timing outputted from the motor control unit based on correspondence relationship between stored amount of image data within an image buffer and the motor driving timing, while the dummy line control unit decides a portion which exists within scan image data and cannot be taken out therefrom by the image document processing unit.
前記関係制御ユニットは、前記画像バッファ内の画像データの保存量と前記モータ駆動タイミングとの間の対応関係に基づいて、前記モータ制御ユニットから出力されるモータ駆動タイミングを制御してモータを駆動することで、スキャンデータの生成率を調整するとともに、ダミーライン制御ユニットは、画像資料処理ユニットがスキャン画像データ中の取り出せない部分を決定する。 - 特許庁 - The method includes the steps of: triggering a buffer status report (BSR) which is a regular BSR and a power headroom report (PHR); and allocating resources on the uplink transmission resource when having uplink resource allocated for new transmission, wherein resource allocation priority of a medium access control (MAC) element of the BSR is higher than that of the PHR.
方法は、レギュラーＢＳＲ（バッファ状態報告）であるＢＳＲとＰＨＲ（電力ヘッドルーム報告）をトリガーする段階と、新規送信のために割り当てられたアップリンク伝送リソースを取得したときに、当該アップリンク伝送リソースに対してリソース割当を行い、ＢＳＲのＭＡＣ（媒体アクセス制御）制御要素のリソース割当優先順位をＰＨＲのＭＡＣ制御要素のリソース割当優先順位より高くする段階とを含む。 - 特許庁 - This device has a first signal buffer receiving an address control signal and generating an address control signal stored temporarily, a mode detecting circuit receiving the address control signal stored temporarily and generating a burst control signal, and a core access trigger circuit receiving the burst control signal and generating a core access signal used for starting core access for burst mode operation of the memory device.
本発明の装置は、アドレス制御信号を受け、一時的に記憶されたアドレス制御信号を生成する第１の信号バッファと、一時的に記憶されたアドレス制御信号を受け、バースト制御信号を生成するモード検出回路と、バースト制御信号を受け、記憶装置のバーストモード動作用のコア・アクセスを開始させるため使用されるコア・アクセス信号を生成するコア・アクセス・トリガ回路と、を有する。 - 特許庁 - A communication terminal device includes a means for receiving quality deterioration information for reporting a predetermined quality deterioration state detected by monitoring a packet relating to a speech from a communication control apparatus which detects the predetermined quality deterioration state and a management means for performing setting for initially expanding the size of a reception buffer for a voice packet when the quality deterioration information is received.
本通信端末装置は、通話に係るパケットを監視することによって検出された所定の品質劣化状態を通知するための品質劣化情報を、上記所定の品質劣化状態を検出した通信制御装置から受信する手段と、品質劣化情報を受信した場合、音声パケットのための受信バッファのサイズを初期的に拡大させるための設定を行う管理手段とを有する。 - 特許庁 - In a display device including a pixel portion and a driver circuit on one insulator, the driver circuit comprises a decoder 100 including plural NAND circuits including p-channel TFTs 104-106 connected in parallel and p-channel TFTs 107-109 connected in series, and a buffer portion 101 including plural buffers including three p-channel TFTs 114-116.
同一の絶縁体上に画素部および駆動回路を含む表示装置において、駆動回路は、並列に接続されたｐチャネル型ＴＦＴ１０４〜１０６および直列に接続されたｐチャネル型ＴＦＴ１０７〜１０９を含む複数のＮＡＮＤ回路を有したデコーダ１００と、三つのｐチャネル型ＴＦＴ１１４〜１１６を含む複数のバッファを有したバッファ部１０１とを含むことを特徴とする。 - 特許庁 - In a display device including a pixel section and a driver circuit on the same insulator, the driver circuit comprises: a decoder 100 having a plurality of NAND circuits including p-channel TFTs 104-106 connected in parallel and p-channel TFTs 107-109 connected in series; and a buffer section 101 having a plurality of buffers including three p-channel TFTs 114-116.
同一の絶縁体上に画素部および駆動回路を含む表示装置において、駆動回路は、並列に接続されたｐチャネル型ＴＦＴ１０４〜１０６および直列に接続されたｐチャネル型ＴＦＴ１０７〜１０９を含む複数のＮＡＮＤ回路を有したデコーダ１００と、三つのｐチャネル型ＴＦＴ１１４〜１１６を含む複数のバッファを有したバッファ部１０１とを含むことを特徴とする。 - 特許庁 - A robot processing system comprises a pickup rotor 116 for moving a micro-device from an input feeder mechanism to a programming mechanism while using rotary movement; and the programming mechanism comprises a programmer rotor 118 having a plurality of programmer heads 118A-118F and has a structure for programming the micro-device received from the pickup rotor 116 in the rotary movement and carrying it to an output buffer mechanism.
ロボット処理システムが、マイクロデバイスを前記入力フィーダ機構より前記プログラミング機構へと回転式の移動を用いながら移動させるピックアップロータ１１６により構成され、前記プログラミング機構は、複数のプログラマヘッド１１８Ａ−１１８Ｆを有するプログラマロータ１１８により構成され、前記ピックアップロータ１１６より受け取ったマイクロデバイスを、回転移動中にプログラムし、出力バッファ機構へ搬送する構成を有する。 - 特許庁 - The apparatus for transmitting data in a communication system includes a buffer descriptor (BD) generator for generating a BD referencing constituent elements constituting second type data, if there is first type data to be transmitted, and a direct memory access (DMA) controller for controlling the apparatus so as to generate the second type data from the first type data according to the BD and to transmit the generated second type data.
本発明は、通信システムにおけるデータ送信装置であって、送信する第１のタイプのデータが発生すると、第２のタイプのデータを構成する構成エレメントを参照してバッファディスクリプタ(ＢＤ)を生成するＢＤ生成器と、第１のタイプのデータをＢＤに対応して第２のタイプのデータとして生成して送信するように制御する直接メモリ接続(ＤＭＡ)制御器と、を含むことを特徴とする。 - 特許庁 - Concerning the communication apparatus for transmitting prescribed data from the interleaved data buffer route for performing forward error correction(FEC) processing and interleave processing at the time of data communication, at the time of initializing sequence execution, by setting vender information, information on FEC processing and interleave processing and information on an operating mode between station side equipment and terminal side equipment, FEC processing can be executed by unit of subframe.
データ通信時、ＦＥＣ処理およびインターリーブ処理を行うインターリーブドデータバッファ経路から所定データを送信する通信装置において、初期化シーケンス実行時に、局側装置および端末側装置間で、ベンダ情報、前記ＦＥＣ処理およびインターリーブ処理に関する情報、さらに動作モードに関する情報、の設定を行うことにより、前記ＦＥＣ処理を、サブフレーム単位にて実行可能とする。 - 特許庁 - With the thin film EL element which has at least a laminated structure with a light-emitting layer and transparent electrode layer after an electrode layer having a pattern is formed on a substrate having electric insulation and then, a dielectric layer is formed into a multi-layer state by repeating a solution-coating burning method, a buffer layer is placed between the multi- layer dielectric layer and the electrode layer.
電気絶縁性を有する基板上にパターンを有する電極層が形成され、さらに誘電体層が溶液塗布焼成法を複数回繰り返すことにより多層状に形成された後、発光層及び透明電極層が積層された構造を少なくとも有する薄膜ＥＬ素子であって、前記多層状誘電体層と前記電極層との間にバッファ層を備えた構造とする。 - 特許庁 - The semiconductor device comprises: a plurality of output wirings 10 for supplying an output signal amplified by a plurality of output buffer circuits 8 to a plurality of corresponding terminals 3 for the output signal through a plurality of switch circuits 9; and a plurality of test wirings 12 for commonly and electrically connecting a plurality of terminals 3 for output signal arranged adjacently to each other through a plurality of switch circuits 11.
複数の出力バッファ回路８により増幅された出力信号を対応する複数の出力信号用端子３に複数のスイッチ回路９を介して供給するための複数の出力用配線１０と、互いに隣接して配置された複数の出力信号用端子３間の各々を複数のスイッチ回路１１を介して電気的に共通接続する複数のテスト用配線１２とを有している。 - 特許庁 - When conducting parallel demodulation through 3 code channels, finger section obtains a reference signal, the interference signal detection section 108 generates an interference replica signal, corresponding to an incoming wave assigned to the finger section from the reference signal and the searcher detection signal, gives the interference replica signal to the signal assignment section 103, which applies interference elimination processing to the delayed received signal read from the buffer 102, and conducts parallel demodulation.
３符号チャンネルで並列に復調する場合は、いずれかのフィンガー部でリファレンス信号を求め、干渉信号検出部１０８でリファレンス信号とサーチャー検出信号からフィンガー部に割り当てた到来波に対応する干渉レプリカ信号を生成し、信号割当部１０３に供給してバッファ１０２から読み出された遅延受信信号に対して干渉除去処理を行ない並列復調を行なう。 - 特許庁 - A clock signal generating circuit 100 of a semiconductor memory comprises a CLK buffer 110 receiving an external clock signal and generating an internal reference signal, an internal clock enable-signal generating circuit 130 receiving an external clock enable-signal and generating an internal clock enable-signal, and an internal clock signal generating circuit 150 generating an internal clock signal in accordance with the internal reference signal and the internal clock enable-signal.
本発明の半導体記憶装置のクロック信号発生回路１００は、外部クロック信号を受けて内部基準信号を発生するＣＬＫバッファ１１０と、外部クロックイネーブル信号を受けて、内部クロックイネーブル信号を発生する内部クロックイネーブル信号発生回路１３０と、内部基準信号と内部クロックイネーブル信号とに応じて、内部クロック信号を発生する内部クロック信号発生回路１５０とを含む。 - 特許庁 - This DMA controller 5 is provided with a control part 3 having a mediation circuit to mediate a plurality of channels 2 by selecting any one of a plurality of DMA request signals 1 accepted via the plurality of channels 2 according to priority levels previously allocated to the plurality of channels 2 and a trace buffer 4 to store trace data 11 regarding the selected DMA request.
ＤＭＡコントローラ５は、複数のチャネル２に予め割り当てられた優先順位にしたがって複数のチャネル２を介して受け付けた複数のＤＭＡ要求信号１の中からいずれか一つのＤＭＡ要求信号を選択して複数のチャネル２間の調停を行う調停回路を備えた制御部３と、選択したＤＭＡ要求に関するトレースデータ１１を格納するためのトレースバッファ４とを備えている。 - 特許庁 - A DTS generator 17 generates decoding time stamp information indicating the timing of readout of compressed data in an input buffer 22a on a decoding side according to the amounts of predictively encoded data by channels and a formatting circuit 19 formats data into a packet having a packet header including the decoding time stamp information and user data including compressed data and transmits the formatted data through a communication line.
ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化し、そのフォーマット化されたデータを通信回線を介して伝送する。 - 特許庁 - In the case of starting/stopping image data reading according to the capacity of the buffer, reading of the image data is restarted in a form of overlapping raster image data read at the end of temporary stop, searching the raster image data in matching with the raster image data read finally processes joining the image data before temporary stop and the image data after the temporary stop.
バッファの容量に応じて画像データの読み取りのスタート／ストップ動作を行うときに、一時停止の際に最後に読み取ったラスタ画像データをオーバーラップする形で画像データの読み取りを再開させるようにするとともに、その最後に読み取ったラスタ画像データに一致するラスタ画像データを検索することで、一時停止前の画像データと一時停止後の画像データとをつなぎ合わせるように処理する。 - 特許庁 - The content of the image to be drawn next is predetermined based on the content of drawing prescribed in an address indicated by the pointer 433e in the display data table stored in the display data table buffer 433b, and a list of drawing is created, which is transmitted to an image controller 437 to give a command to draw the image.
そして、１フレーム分の描画処理が完了する度にポインタ４３３ｅを１加算し、表示データテーブルバッファ４３３ｂに格納された表示データテーブルにおいて、ポインタ４３３ｅが示すアドレスに規定された描画内容に基づき、次に描画すべき画像内容を特定して後述する描画リストを作成し、画像コントローラ４３７にその描画リストを送信することで、その画像の描画指示を行う。 - 特許庁 - Efficient constant bit rate(CBR) control is attained where the buffer memory capacity is relaxed by using an algorithm based on a mixture of information relating to the preceding analysis of only several slices (GOS) of the entire pictures at present and/or the preceding analysis of a single slice of a preceding picture and of information relating to actual encoding data of the entire preceding pictures.
本発明によれば、現在の全体的なピクチャのうちの僅かに数個のスライス(ＧＯＳ)の事前分析及び／又は先行するピクチャの１個のスライスの事前分析に関する情報と先行する全体的なピクチャの実際のエンコーディングデータに関する情報との混合に基づくアルゴリズムを使用することにより、バッファメモリ容量条件を減少させた効率的な定ビットレート(ＣＢＲ)制御を実現することが可能である。 - 特許庁 - To provide a hetero epitaxial wafer structured so that an element layer constituted of a compound semiconductor is hetero-epitaxially grown through a buffer layer on the main surface of a substrate capable of reducing a residual stress even when a linear expansion coefficient difference between the substrate and the element layer is large, and effectively suppressing the bending of the wafer or crystal defect generation to the element layer or the like.
基板の主表面上に、バッファ層を介して化合物半導体よりなる素子層をヘテロエピタキシャル成長させた構造とされるヘテロエピタキシャルウエーハにおいて、基板と素子層との間の線膨張係数差が大きい場合にも、残留する応力を低減することができ、ひいては、ウエーハの反りや素子層への結晶欠陥発生などを効果的に抑制できるヘテロエピタキシャルウエーハを提供する。 - 特許庁 - A display clock generating circuit 140 outputs a base signal when a value indicated by the time signal reaches a prescribed value, a display control circuit 150 provides image data stored in a frame buffer and renewed by a reception of the communication packet at a synchronizing frequency determined based on the standart signal, and a display displays the image data outputted from the display control means on a screen.
そして表示クロック生成回路１４０が、その時刻信号により示される値が所定値に達した際に基準信号を出力し、表示制御回路１５０がフレームバッファに記憶されてかつ通信パケットの受信により更新される画像データを、基準信号に基づいて定まる同期周波数で出力して、表示器１６０がこの表示制御手段から出力された画像データを画面上に表示する。 - 特許庁 - The organic photoelectric converter includes at least a pair of electrodes 12, 16, a photoelectric conversion region (layer) 15 containing at least an electron donative organic substance and an electron receptive organic substance, and a buffer layer 14 interposed between the photoelectric conversion region and at least one of the pair of the electrodes and made of at least one type of inorganic substance.
本発明の有機光電変換素子は、少なくとも１対の電極１２，１６と、前記電極間に、配置され、少なくとも電子供与性有機材料と電子受容性有機材料とを含む光電変換領域（層）１５と、前記光電変換領域と前記１対の電極の少なくとも一方との間に介在せしめられた少なくとも１種類の無機物からなるバッファ層１４とを有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
