「buffer」を含む例文一覧(23841)
＜前へ 1 2 .... 466 467 468 469 470 471 472 473 474 .... 476 477 次へ＞- Cooling medium flow channel grooves 34 are formed by overlapping rear face shapes of the oxidant gas flow channel grooves 32 and rear face shapes of the fuel gas flow channel grooves 36, and in turn, make a buffer part 40 for a cooling medium by crossing the rear face shapes in the vicinity of a cooling medium inlet communication hole 22a and a cooling medium outlet communication hole 22b.
酸化剤ガス流路溝３２の裏面形状と燃料ガス流路溝３６の裏面形状とが重なって冷却媒体流路溝３４が形成され、この冷却媒体流路溝３４は、冷却媒体入口連通孔２２ａ及び冷却媒体出口連通孔２２ｂの近傍で、前記裏面形状が交差して冷却媒体用バッファ部４０を形成する。 - 特許庁 - To reduce the load on a CPU, and detect and correct the error about data read from a NAND flash memory using hardware in a tone generation section without using a processor in the CPU or flash memory, in a tone generation apparatus in which waveform data is stored in the NAND flash memory and is read out from the flash memory to a waveform memory via a buffer and simultaneously reproduced.
ＮＡＮＤ型フラッシュメモリに波形データを格納し、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、フラッシュメモリから読出したデータについてのエラー検出と訂正を、ＣＰＵやフラッシュメモリ内のプロセッサを利用することなく、楽音生成部内のハードウェアを利用して実現できるようにする。 - 特許庁 - A data relay device 10 provided a plurality of communication ports which transmits and receives packet data includes a memory 310 which stores packet data; and a memory control part 300 which secures, based on a delay time required before an answer to packet data is received after the plurality of communication ports transmits the packet data, a buffer area having a larger size for the communication port with a larger delay time.
パケットデータを送受信する複数の通信ポートを備えるデータ中継装置１０であって、パケットデータを格納するメモリ３１０と、複数の通信ポートがパケットデータを送信してから当該パケットデータに対する応答を受信するまでに要する遅延時間に基づいて、遅延時間が大きい通信ポートほど大きいサイズのバッファ領域を確保するメモリ制御部３００を備えた。 - 特許庁 - The receiving device 2 is configured to receive the modulation signal from the transmission device 1, generate a slot constituting a frame to be decapsulated to an IP packet, sort an IP packet including clock information in a packet sorting part 22, calculate a retention time based on the delay amount in a priority output buffer 24-1, and delay the IP packet by the retention time to be thereafter output.
受信装置２は、送信装置１から変調信号を受信し、フレームを構成するスロットを生成し、ＩＰパケットにデカプセル化し、パケット振り分け部２２においてクロック情報を含むＩＰパケットを振り分け、優先用出力バッファ２４−１において遅延量に基づいて滞留設定時間を算出し、滞留設定時間分遅延させた後出力する。 - 特許庁 - At least one of the base sheet 12 and the end wall of at least one crush lobe 11 includes an integrally-formed projected countermeasure part 15 having a self-standing strength lower than those of the crush lobes, and the projected countermeasure part 15 acts thereby to buffer movement of generating the buzz noise, the squeak noise and/or the rattle noise between the end part wall and an adjacent structure.
ベースシート１２と少なくとも１つのクラッシュローブ１１の端部壁との少なくとも一方は、クラッシュローブよりも自立強度が低い一体的に形成された突出する対策部１５を有し、それにより、突出する対策部１５は、端部壁と隣接構造体との間にバズ音、きしる音、及び／又はラトル音を引き起こす動きを緩衝するように作用する。 - 特許庁 - In an opening formed at the end central part of the anode , there is inserted an inserted body other than the anode with a metal-made shock absorbing material having a smaller yield stress than the anode material interposed, and an escaping groove of the buffer material is formed at least either on an inner surface of the opening of the anode or on an outer surface of the inserted body.
前記陽極の先端中央部に形成した開口内に、陽極とは別体の挿入体を、該陽極材料よりも降伏応力の小さな金属よりなる緩衝材を介在して挿入してなり、前記陽極の開口の内表面もしくは挿入体の外表面の少なくともいずれか一方に、緩衝材の逃げ溝が形成されていることを特徴とするものである。 - 特許庁 - The invention provides a pharmaceutical formulation comprising: a polypeptide selected from a group consisting of insulin, an insulin metabolite, an insulin analog, an insulin derivative and combinations thereof; a surfactant or combinations of two or more surfactants; optionally a preservative or combinations of two or more preservatives; and optionally an tonicity agent, a buffer or another auxiliary agent or a combination thereof.
インスリン、インスリン代謝産物、インスリン類似体、インスリン誘導体又はその組み合わせからなる群から選択されるポリペプチドを含み、そしてまた界面活性剤または数種の界面活性剤の組み合わせ、場合により保存剤または数種の保存剤の組み合わせ、および場合により等張化剤、緩衝剤または他の助剤またはその組み合わせを含む医薬製剤を提供する。 - 特許庁 - Electro-migration is effectively eliminated by providing a buffer zone for reducing an electric field arising between two silver conductors 10, 20 formed on a flat ceramic surface by means of an upward vertical barrier 16 formed on the surface of a substrate or a groove formed on the surface to reduce the speed of particle migration such as silver electro-migration to almost zero.
平坦なセラミック表面上に形成された２つの銀導体１０，２０の導体間で、基板表面上に形成された上方に垂直な障壁１６、または表面内に形成された溝によって、導体間に生じる電界を低減させるバッファ・ゾーンを設けて、銀エレクトロマイグレーションなどの粒子マイグレーション速度をほぼゼロとすることにより、エレクトロマイグレーションを効果的に抑制する。 - 特許庁 - An object extraction part 101 extracts position data 11a and low level metadata 11b of an object from a video signal 10; and a velocity calculation part 103 calculates velocity data 13 and an acceleration calculation part 104 calculates acceleration data 14, by using object feature amount data 15 last extracted for the object and already stored in an object feature amount buffer 106.
映像信号１０から、オブジェクト抽出部１０１がオブジェクトの位置データ１１ａと低レベルメタデータ１１ｂを抽出し、このオブジェクトについて前回抽出されて既にオブジェクト特徴量バッファ１０６に格納されているオブジェクト特徴量データ１５を用いて速度算出部１０３が速度データ１３を、加速度算出部１０４が加速度データ１４を算出する。 - 特許庁 - A communication control part 10 records the written received data in the written received data area when written received data received via a network are accumulated in a packet buffer 7 and when a descriptor corresponding to a written received data area shows that recording is attainable; and when the descriptor shows that the recording is unattainable, the communication control part outputs an interruption signal.
通信制御部１０は、ネットワークを介して受信された書き込み受信データがパケットバッファ７に蓄積された場合で、書き込み受信データ領域に対応するディスクリプタが記録可能を示しているときにその書き込み受信データ領域にその書き込み受信データを記録し、そのディスクリプタが記録不可能を示しているときに割り込み信号を出力する。 - 特許庁 - In a disk drive 1 having a cache controller 11 that performs cache control using a buffer memory 20 divided into segments and managed, sequential hit test is executed on each segment in accordance with the requested access range designated by a read or write command coming from a host system 30, and the hit upper-limit LBA set for each segment is updated when a mishit occurs.
セグメントに分割して管理するバッファメモリ２０を使用したキャッシュ制御を実行するキャッシュコントローラ１１を有するディスクドライブ１において、ホストシステム３０からのリード又はライトのコマンドによる要求アクセス範囲に応じて、セグメント毎にシーケンシャルヒット判定を実行し、ミスヒットの場合にセグメント毎に設定されたヒット上限ＬＢＡを更新する構成である。 - 特許庁 - The system 1 for measuring a film protein includes a film protein function measuring substrate 10A in which the opening 11a of a hole 11 on a substrate body 12 with the hole 11 is covered with the lipid bimolecular membrane 14 containing the film protein 13 and a buffer solution 15 is arranged on the lipid bimolecular membrane 14 and an extending means 20 for extending the lipid bimolecular membrane 14.
穴部１１を有する基板本体１２の、穴部１１の開口１１ａが膜タンパク質１３を含む脂質二分子膜１４に覆われており、脂質二分子膜１４上に緩衝液１５が配置された膜タンパク質機能測定用基板１０Ａと、脂質二分子膜１４を伸展する伸展手段２０と、を具備する膜タンパク質機能測定システム１。 - 特許庁 - When the extraction target slot is changed, an output unit 76 performs an output process so as to output dummy data outputted from a dummy data output unit 75 in timing of a frame just before a change initiation frame which is a frame to initiate change of the extraction target slot, and to output the extraction target slot read from the ring buffer 71 for frames after the change initiation frame.
出力部７６は、抽出対象スロットが変更されるとき、抽出対象スロットの変更が開始されるフレームである変更開始フレームの直前のフレームのタイミングでは、ダミーデータ出力部７５が出力するダミーデータを出力し、変更開始フレーム以降のフレームについては、リングバッファ７１から読み出される抽出対象スロットを出力する出力処理を行う。 - 特許庁 - The information processing system includes a means for monitoring a retire counter 10 of an instruction buffer 3 to detect that the retire counter 10 exceeds a predetermined threshold 11; a means for changing an operation mode from a normal mode to a stable mode when the retire counter 10 exceeds the predetermined threshold 11; and a means for returning the operation mode to the normal mode when a context switch 7 newly occurs after changing into the stable mode.
命令バッファ３のリタイヤカウンタ１０を監視し、リタイヤカウンタ１０が所定のしきい値１１を超えたことを検知する手段、リタイヤカウンタ１０が所定のしきい値１１を超えた時には動作モードを通常モードから安定モードに変更する手段、安定モードに変更後に新規にコンテキストスイッチ７が発生した時に動作モードを通常モードに戻す手段を具備する。 - 特許庁 - Thus, there is provided an SOI substrate provided with the implanted insulation layer 5 on the bottom surface of the trench 30, the P+type implanted collector layer 6, the Ntype buffer layer 7, the Ntype drift layer 8a and the like which are exposed on the substantially same level plane.
埋め込み絶縁膜５上をポリシリコン膜３で被覆し、該ポリシリコン膜３と絶縁膜２を介してＰ型半導体基板１を貼り合わせた後、ダミー半導体基板１６を除去し、略同一平面状に露出するトレンチ３０底面の埋め込み絶縁膜５、Ｐ＋型埋め込みコレクタ層６、Ｎ型バッファ層７、Ｎ型ドリフト層８ａ等を具備するＳＯＩ基板を形成する。 - 特許庁 - Control voltage VCSM for adjusting current of the current source of the output buffer circuit and control voltage VCSB for adjusting current of the current source of a bias circuit 20 are switched to a first value for outputting predetermined current when the transmission enable signal is on, and switched to a second value for supplying current less than the predetermined current or completely intercepting the current when the transmission enable signal is off.
出力バッファ回路の電流源の電流を調整する制御電圧ＶＣＳＭとバイアス回路２０の電流源の電流を調整する制御電圧ＶＣＳＢを、送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、送信イネーブル信号のオフ時に所定の電流未満の電流を流し又は完全遮断させる第２の値に切り替える。 - 特許庁 - The generated plurality of processed images are then coupled, while removing the overlap regions to generate an output image; and thereby the size for one divided image is sufficient for the image-editing area of a buffer; and even in the vicinity of end portions of divided images, a correct arithmetic value can be determined from a plurality of pixel values, including also the pixel values in the overlapping region.
そして、生成した複数の処理画像をオーバーラップ領域を除去して結合することによって出力画像を生成することにより、バッファの画像編集用領域は分割画像１つ分のサイズで済むようにするとともに、分割画像の端部付近においてもオーバーラップ領域の画素値も含めて複数の画素値から正しい演算値を求めることができるようにする。 - 特許庁 - The input buffer circuit includes a differential input circuit, a PMOS transistor 20 for connecting between a power supply VDD and one of power supplies of the differential input circuit and enabling switching between an operating state and a non-operating state of the differential input circuit, and a PMOS transistor 14 connected in parallel with the PMOS transistor 20 and receiving an output signal of the differential input circuit at its gate.
差動入力回路と、電源ＶＤＤと差動入力回路の一方の電源との間を接続し、差動入力回路の動作状態と非動作状態とを切り替え可能とするＰＭＯＳトランジスタ２０と、ＰＭＯＳトランジスタ２０に並列に接続され、ゲートに差動入力回路の出力信号を入力するＰＭＯＳトランジスタ１４と、を備える。 - 特許庁 - A buffer layer 15 exists between the dielectric layer and an external conductor layer 16, thereby suppressing the crush of pores of the dielectric layer when formed of a porous body, preventing the disentanglement of the internal conductor when formed of a strand, due to the close attachment layer, and suppressing the phase change of the high-frequency signal when transferred, with the application and removal of bending stress.
また、誘電体層と外部導体層１６との間は緩衝体層１５が介在しているため、誘電体層が多孔質体でなるときの孔の潰れを抑制することができ、更に密着体層により内部導体が撚り線でなるときのバラケを防止でき、曲げ応力の加除に対して高周波数の信号を伝送する際の位相変化を抑制することができる。 - 特許庁 - The second voltage dividing circuit 12 includes: first and second resistive elements R1, R2 connected in series between a negative voltage generation circuit 3 and the reference voltage generation circuit 1 and dividing a voltage between a negative voltage Vn and the reference voltage Vref to generate a second positive voltage V2 that can be measured by the tester dedicated to positive voltage; and a buffer BF outputting the second positive voltage V2.
第２分圧回路１２は、負電圧生成回路３と基準電圧生成回路１間に直列接続され、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成する第１、２の抵抗素子Ｒ１、Ｒ２と、第２正電圧Ｖ２を出力するバッファＢＦとを備えている。 - 特許庁 - The laminate structure for thermoelectric conversion has a structure in which a substrate 10, a buffer layer 30 consisting of a Ti metal layer or a Ti alloy layer, an insulative coating layer 40 and a thermoelectric material layer 50 containing as effective components one or two elements selected from a first group of Bi and Sb and one or two elements selected from a second group of Te and Se are laminated in this order.
基板１０と、Ｔｉ金属層若しくはＴｉ合金層からなる緩衝層３０と、絶縁性皮膜層４０と、Ｂｉ、Ｓｂの第１群から選ばれる１又は２の元素とＴｅ、Ｓｅの第２群から選ばれる１又は２の元素とを有効成分として含む熱電材料層５０とが、この順で積層されている熱電変換用積層構造である。 - 特許庁 - The programming operation method for a flash memory device includes: a plurality of multi-level cells connected to a plurality of bit line pairs and a plurality of word lines respectively; and a page buffer circuit including a high-order bit register for storing input data and outputting the input data or inverted input data, and a low-order bit register for receiving the transmission of the input data through the high-order bit register.
複数のビットライン対と複数のワードラインにそれぞれ連結される複数のマルチレベルセルと、入力データを格納し、前記入力データあるいは反転された入力データを出力する上位ビットレジスタと、前記上位ビットレジスタを介して入力データの伝達を受ける下位ビットレジスタを含むページバッファ回路とを含むフラッシュメモリ装置のプログラム動作方法。 - 特許庁 - The color conversion part 62 converts the image data C and M, after having been delayed by the delay buffer memories 61C and 61M as well as the image data C and M before delayed into image data DC and LC and image data DM and LM for controlling image formation units 51DC, 51LC, 51DM, and 51LM corresponding to print colors DC and LC, DM and LM.
色変換部６２は、遅延バッファメモリ６１Ｃ、６１Ｍにより遅延された後の画像データＣ、Ｍおよび遅延される前の画像データＣ、Ｍを、それぞれ、印刷色ＤＣおよびＬＣ、ＤＭおよびＬＭに対応した画像形成ユニット５１ＤＣ、５１ＬＣ、５１ＤＭ、５１ＬＭを制御するための画像データＤＣ、ＬＣおよび画像データＤＭ、ＬＭに変換する。 - 特許庁 - The cable protective guide device 100 includes a pair of right and left link plates 111, 111, the bending inner peripheral side connecting plate 112, the bending outer peripheral side connecting plate 113, and the partitioned wall plate member 120 and is configured so that the partitioned wall plate member 120 is attached to the bending inner peripheral side connecting plate 112 and the bending outer peripheral side connecting plate 113 via a buffer member 130.
左右一対のリンクプレート１１１、１１１と屈曲内周側連結板１１２と屈曲外周側連結板１１３と仕切り壁板部材１２０とから構成され、仕切り壁板部材１２０が、屈曲内周側連結板１１２と屈曲外周側連結板１１３とに緩衝部材１３０を介して装着されているケーブル類保護案内装置１００。 - 特許庁 - In the testing device for the safety evaluation testing method, a nail penetration test for an Li ion battery unit 3 is carried out within a container 2 for nail penetration, the container being filled with Ar gas, the gas generated in the Li ion battery unit 3 during this nail penetration test is accumulated within the container 2 for nail penetration, and the gas is moved from the container 2 for nail penetration to a buffer tank 80 through piping 70.
Ａｒガスを満たした釘刺し用容器２内でＬｉイオン電池ユニット３の釘刺し試験を行ない、この釘刺し試験中にＬｉイオン電池ユニット３から発生したガスが釘刺し用容器２内に蓄積されるとともに、釘刺し用容器２から配管７０を通ってバッファタンク８０にも移動されるように構成されていることを特徴とする。 - 特許庁 - A discharge roller 25 conveys a sheet applied with the punching processing by a punch unit 60 by the discharge roller 25 and a buffer roller 27 in a third carry-in route R3 branched off from a first carry-in route so that the upstream end in the sheet conveyance direction of the sheet applied with the punching processing precedes the upstream end in the sheet conveyance direction of a succeeding sheet of the sheet applied with the punching processing.
排出ローラ２５は、第１搬入経路から分岐した第３搬入経路Ｒ３において、パンチユニット６０により穿孔処理が行われたシートを、排出ローラ２５及びバッファローラ２７により、穿孔処理が行われたシートのシート搬送方向上流端が、穿孔処理が行われたシートの後続シートのシート搬送方向上流端よりも先行するように搬送する。 - 特許庁 - When wiring/piping 21 for supplying utility to a welding torch 16 is wound and unwound with the rotation of the rotary positioner 12, a sag caused in the wiring/piping is absorbed by a cable buffer.
ベースに搭載され回転軸の回りを旋回する旋回ポジショナー１２に溶接ロボット１５を固定し、巻き取りドラム１８を旋回ポジショナー１２に固設し旋回ポジショナー１８の回転にしたがって溶接トーチ１６にユーティリティを供給する配線配管２１を巻き込んだり巻き戻したりしたときに、配線配管に生じる弛みをケーブルバッファーで吸収するロボット旋回型全姿勢溶接装置１。 - 特許庁 - On a sapphire substrate 2, a buffer layer 3 is formed for film of an n-type gallium nitride compound semiconductor layer 4, the luminous layer 5, and a p-type gallium nitride compound semiconductor layer 6 at a film-forming temperature of 1,000°C.
サファイア基板２上に、バッファ層３を形成し、１０００℃の成膜温度でｎ型窒化ガリウム化合物半導体層４、発光層５およびｐ型窒化ガリウム化合物半導体層６を成膜した後、開口を有するマスクを形成して、温度を８００℃に低下して再びｐ型窒化ガリウム化合物半導体層を成長させることで、先端が四角錐状で四角柱状の凸部７を形成することができる。 - 特許庁 - A CPU 30 analyzes the stored signal and stores the analyzed data signal in a decoder buffer 41 when the compressed video signal or compressed audio signal is included in the analyzed data signal and their compression format is the same with the compressed video signal or compressed audio signal multiplexed with the digital broadcasting signal.
ＣＰＵ３０はその格納されたデータ信号を解析し、解析したデータ信号に圧縮ビデオ信号あるいは圧縮オーディオ信号が含まれており且つそれらの圧縮形式がデジタル放送信号に多重された前記圧縮ビデオ信号あるいは前記圧縮オーディオ信号と等しい圧縮形式である場合に、前記ＣＰＵが解析したデータ信号をデコーダバッファ５１に格納する。 - 特許庁 - This image processor comprises a highlight detecting means 104 for detecting a highlight region from a color luminance signal, a color converting means 106 for adaptively switching outputs, a halftoning means 107 and a means 117 for rearranging an index output and can performing a series of processing from an input to a band buffer in at least one line without being stalled for each output color.
カラー輝度信号からハイライト領域を検出するハイライト検出手段１０４と、適応的に出力を切り替える色変換手段１０６と、ハーフトーニング手段１０７と、インデックス出力を再配置する手段１１７から構成され、入力からバンドバッファーに至る一連の処理を各出力色毎に少なくとも１ラインはストールなく行えることを特徴とする。 - 特許庁 - The element for optical modulation has a metal thin film or metal microstructure exciting a surface plasmon, a dielectric thin film which selects an optical frequency coupled to the surface plasmon, and a micropulse light source having a frequency spread in a region where near field light leaks, and is characterized in using buffer effect of the surface plasmon on the interface between metal and a dielectric.
本光変調素子は、表面プラズモンを励起する金属薄膜または金属微細構造体と、表面プラズモンと結合する光周波数を選択する誘電体薄膜と、周波数広がりをもった微小パルス光源を近接場光のしみ出す領域に有し、金属と誘電体の界面における表面プラズモンの緩衝効果を利用することを特徴としている。 - 特許庁 - The apparatus for adjusting the slew rate includes, in a semiconductor memory device, a slew rate control signal generation part for outputting a plurality of slew rate control signals through combining control codes applied from the outside in response to a command signal applied from the outside, and a data output buffer for adjusting the slew rate of input data signal by using the slew rate control signal.
本発明のスルーレート調節装置は、半導体記憶装置において、外部から印加される命令信号の制御を受けて、外部から印加される制御コードを組み合わせて複数のスルーレート制御信号を出力するためのスルーレート制御信号発生部と、前記スルーレート制御信号を利用して、入力されるデータ信号のスルーレートを調節できるデータ出力バッファとを備える。 - 特許庁 - The texture data stored in the texture buffer 3 are worked on the basis of unit textures 40 by satisfying conditions that the number of the unit textures 40 based on texture data corresponding to the small extension/reduction rate of the unit textures is larger than the number of the unit textures 40 based on texture data corresponding to the large extension/reduction rate of the unit textures.
テクスチャバッファ３に保持されるテクスチャデータは、単位テクスチャの拡大縮小率の小さいものに対応したテクスチャデータが基礎とする単位テクスチャ４０の数は、単位テクスチャの拡大縮小率の大きいものに対応したテクスチャデータが基礎とする単位テクスチャ４０の数より多いという条件を満たして、単位テクスチャを基にして加工されたものである。 - 特許庁 - In addition, an electronic component supporting surface is formed by upwardly protruding the bottom surface wall on the inner side part of the inspection opening formed in the bottom surface wall, the semiconductor electronic component accommodated in the accommodation recessed part is supported by the electronic component supporting surface, and a buffer space is provided between the joining surface of the accommodated semiconductor electronic component and the inspection opening.
さらに、底面壁に設けた検査用開口の内側部分の底面壁を上方に向けて突出させることにより電子部品支持面を形成し、収容凹部内に収容された半導体電子部品を同電子部品支持面で支持するとともに、収容された半導体電子部品の接合面と検査用開口との間に緩衝空間を設けるようにする。 - 特許庁 - Display reproduction parts 6-8 and an operation control part 9 store, when an operation instruction for changing a reproduction position of acoustic data is input, a plurality of pieces of index information showing a plurality of dividing positions of acoustic data temporarily stored in a buffer part and acoustic data corresponding to the index information by streaming reproduction processing of acoustic data transmitted from content supply parts 1-3.
表示再生部６〜８及び操作制御部９は、音響データの再生位置を変える動作の入力指示が行われたとき、コンテンツ供給部１〜３から送信される音響データのストリーミング再生処理で、バッファ部に一時的に保持された音響データのうちの複数の分割位置を示す複数のインデックス情報及びインデックス情報に対応する音響データを記憶する。 - 特許庁 - The filter box of the present invention is composed of a case and filter materials provided within the case, wherein the case is provided with passages for inducing launching, the filter materials are placed behind the passages for inducing launching, so as to perform filtration, at least two such filter materials are contained, and a buffer space is provided between the two filter materials adjacent to each other.
本発明のフィルターボックスは、ケース及び前記ケース内に設置されるフィルター材より構成され、そのうち、前記ケースは進水誘導通路を備え、前記フィルター材は前記進水誘導通路の後に配置され濾過を行い、且つ、少なくとも２つの前記フィルター材を含み、相隣する２つのフィルター材の間に緩衝空間が設けられることを特徴とする。 - 特許庁 - Through the buffer layer, a second single crystal semiconductor substrate is adhered to a first single crystal semiconductor substrate, the second single crystal semiconductor substrate is bonded to the first one, the first single crystal semiconductor substrate is heated to crack the damaged region, and one portion of the first single crystal semiconductor substrate is separated from the first single crystal semiconductor substrate.
バッファ層を介して、第２の単結晶半導体基板と第１の単結晶半導体基板を密着させ、第２の単結晶半導体基板と第１の単結晶半導体基板とを貼り合わせ、第１の単結晶半導体基板の加熱によって損傷領域に亀裂を生じさせ、第１の単結晶半導体基板の一部を第１の単結晶半導体基板から分離する。 - 特許庁 - The measuring method of the yeast agglutination activity of the malt includes the process of bringing a high-molecular polysaccharide component separated from the malt to be inspected to be concentrated into contact with a quartz oscillator to which concanavalin A is fixed in a buffer solution and measuring a change in the vibration frequency of the quartz oscillator produced by the bonding of the high-molecular polysaccharide component and concanavalin A.
本発明による麦芽の酵母凝集活性の測定方法は、被検麦芽から分離し濃縮された高分子多糖分と、コンカナバリンＡを固定化した水晶発振子とを緩衝液中において接触させ、高分子多糖分とコンカナバリンＡとの結合により生じる水晶発振子の振動周波数の変化を測定することを含んでなる。 - 特許庁 - This device for improving protection of ESD in CMOS buffer comprises a plurality of PMOS transistors (31-37) and a plurality of NMOS transistors (41-47) which are connected with the PMOS transistors in series and have a larger finger width W than a finger width W of the PMOS transistors so as to endure the current load increased in case of a static discharge.
本発明は、複数のＰＭＯＳトランジスタ（３１〜３７）と、このＰＭＯＳトランジスタと直列に接続され、静電放電の場合に増加された電流負荷に耐えることができるようＰＭＯＳトランジスタのフィンガー幅Ｗ_Ｐよりも大きいフィンガー幅Ｗ_Ｎを有する複数のＮＭＯＳトランジスタ（４１〜４７）とを有するＣＭＯＳバッファにおけるＥＳＤ保護を向上させる装置に関する。 - 特許庁 - The window number of the window for which a present display pixel displays a part is outputted from a window number buffer 4, the device number of the plotting device outputting the latest display data of the window of the window number is outputted from a window number/plotting device management table and a display switching device 5 selects the display data from the plotting device of the device number.
ウィンドウ番号バッファ４からは、現在の表示画素が一部を表示しているウィンドウのウィンドウ番号が出力され、ウィンドウ番号・描画装置管理テーブルからは、上記ウィンドウ番号のウィンドウの、最新の表示データを出力している描画装置の装置番号が出力され、表示切り替え器５は、この装置番号の描画装置からの表示データを選択する。 - 特許庁 - An information recording medium, a method for simultaneously recording and an information recording and reproduction apparatus ensuring simultaneous recording can be obtained by recording data in each of an area not smaller than a minimum size satisfying a simultaneous recording condition capable of accessing twice as many times as the number of real time data to be recorded and switching to another recording for performing recording when a buffer has become empty.
記録するリアルタイムデータの数の２倍のアクセスが可能な同時記録条件を満たす最小サイズ以上の領域毎にデータを記録を記録し、バッファ内のデータ量がエンプティになれば他の記録に切替え、記録を行なうことにより、同時記録を保証する情報記録媒体と同時記録方法と情報記録再生装置の提供を目的とする。 - 特許庁 - The apparatus provided with a discriminating means for discriminating types of recording media in a recording media loading section thereof, when making a record over a plurality of sheets, confirms whether next page recording data exists in a print buffer, before recording operation for a current page is completed, and when the next page recording data exists, discriminates types of a recording medium for the next recording operation.
記録媒体積載部に記録媒体種類の判別手段を備える装置において、複数枚に渡る記録を行うときに、先のページに対する記録動作が終了する前に、プリントバッファに次のページの記録データが存在するか否かを確認し、次ページの記録データが存在する場合は、次に記録動作が行われる記録媒体の種類を判別する。 - 特許庁 - This image display system comprises the reference voltage source which outputs a voltage signal, wherein the magnitude of the voltage signal is 1/N of a driving voltage, a digital-to-analog converter which converts the voltage signal to a first voltage, the multiplier which receives and multiplies the first voltage by N to output the driving voltage, and a buffer which receives the driving voltage to drive a data line.
画像表示システムであって、その大きさが駆動電圧の１／Ｎ倍である電圧信号を出力する基準電圧源、前記電圧信号を第１電圧に変換するデジタルアナログコンバータ、前記第１電圧を受けてそれをＮ倍で増幅し、前記駆動電圧を出力する乗算器、及び前記駆動電圧を受けてデータラインを駆動する緩衝器を含むシステム。 - 特許庁 - A portable electronic equipment is equipped with a case 1, formed as a rectangular parallelepiped and control panels 3 and 4 located on its front side and buffer member members 2 which are formed of elastic material, so as to protect the case 1 against external shocks and provided and fixed to the side faces 5 so as to cover the side faces 5 and their corners 6 joined continuously to other faces.
略直方形状に形成され、その正面側に操作パネル３，４を有する筐体１と、筐体１を外部からの衝撃に対して保護し得る弾性材からなり、筐体１の両側面５にそれぞれ設けられて、両側面５および該両側面５に連なる他の各面との陵部６を共に覆うように固着された緩衝部材２とを有する。 - 特許庁 - In the case of applying hierarchical sharing for a transport stream TS signal used for a digital broadcast to the TS signal in the MPEG 2 format by a PID filter 1, a hierarchical information discrimination/control 12 analyzes hierarchical information data to optionally designate data written from a memory 9 to a PSI/SI hierarchical buffer 13 and adjusts the data quantity.
ＰＩＤフィルタ１により、ＭＰＥＧ２フォーマットのＴＳ信号（トンスポートストリーム信号）を、ディジタル放送で使用されるＴＳ信号における階層振分けを行うに際し、階層情報判別・制御１２によって階層情報データを解析し、メモリ９からＰＳＩ／ＳＩ階層バッファ１３に書込むデータを任意に指定し、かつそのデータ量を調整するようにする。 - 特許庁 - An imaging array 100 comprises a plurality of pixels 131, 134 each comprising a photo-diode 112 comprising first and second terminals, a local reset circuit 101 for connecting the first terminal to a column reset line 158 and a buffer circuit 116 for selectively connecting the first terminal to a column bit line 118 in response to a word select signal 121, and a column reset circuit 60.
イメージングアレイ１００は、第１、第２の端子を備えるフォトダイオード１１２と、第１の端子を列リセットライン１５８に接続するためのローカルリセット回路１０１と、第１の端子をワード選択信号１２１に応じて列ビットライン１１８に選択的に接続するためのバッファ回路１１６とを備える複数のピクセル１３１、１３４と、列リセット回路６０とを備える。 - 特許庁 - This instrument for measuring enzyme activity for polyphenoloxidases includes a carrier, and a composition containing 4-t- butylcatechol and 4-amino-N,N-diethylaniline sulfate carried on the carrier, and the composition is prepared by drying on the carrier a solution containing 4-t-butyl catechol and 4-amino-N,N-diethylaniline sulfate in a buffer solution of pH4-pH6.
担体と、該担体上に担持された、４−ｔ−ブチルカテコール及び４−アミノ−Ｎ，Ｎ−ジエチルアニリンサルフェートを含有する組成物とを含み、前記組成物は、ｐＨ４〜ｐＨ６の緩衝液中に４−ｔ−ブチルカテコール及び４−アミノ−Ｎ，Ｎ−ジエチルアニリンサルフェートを含有する溶液を前記担体上で乾燥させたものである、ポリフェノールオキシダーゼ類の酵素活性を測定するための器具を提供した。 - 特許庁 - An output circuit includes: an NMOS transistor 15 of an output buffer 8, a transistor on drive circuit 51 configured to turn on the transistor 15; a switchable current source 52 configured to turn off the transistor 15; and a drive control circuit 50 configured to control the transistor on drive circuit 51 and the switchable current source 52 respectively.
出力回路は、出力バッファ８のＮＭＯＳトランジスタ１５と、このトランジスタ１５をｏｎ動作させるためのトランジスタｏｎ動作駆動回路５１と、このトランジスタ１５をｏｆｆ動作させるためのＳＷ機能付電流源５２と、前記トランジスタｏｎ動作駆動回路５１と前記ＳＷ機能付電流源５２との各々を制御する駆動制御回路５０とにより構成される。 - 特許庁 - The method includes steps of: receiving each merged image; changing a clock domain from an original input signal to an internal domain; placing at least two adjacent pixels into an input buffer by merged image; interpolating an intermediate pixel, for forming a reconstructed left frame and a reconstructed right frame; and reconstructing a stereoscopic image stream from the left and the right image frames.
方法は、各併合画像を受け取るステップと、元の入力信号からのクロックドメインを内部ドメインに変化させるステップと、各併合画像毎に、少なくとも二つの隣接画素を入力バッファに入れるステップと、復元左フレームおよび復元右フレームを形成するために中間画素を補間するステップと、左および右画像フレームから立体画像ストリームを復元するステップとを含む。 - 特許庁 - The memory controller 33 divides a frame buffer 34 into a plurality of areas according to the selected display mode, writes an image corresponding to a prescribed area of the divided areas and supplied from an image processing part 32 in synchronism with the synchronizing signal supplied from the synchronization signal control part 37 and reads out an image stored in the other prescribed region in the divided regions.
メモリコントローラ３３は、選択された表示モードに応じて、フレームバッファ３４を複数の領域に分割して、同期信号制御部３７から供給される同期信号に同期して、分割された領域の所定の領域に対する画像処理部３２から供給された画像の書き込み、および、分割された領域の他の所定の領域に記憶されている画像の読み出しを行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
