「buffer」を含む例文一覧(23841)
＜前へ 1 2 .... 466 467 468 469 470 471 472 473 474 .... 476 477 次へ＞- Furthermore, a multistream synchronizing device 3 as a receiving side includes a synchronization means 32 that compares the time data added to the plurality of streams STa, STb with each other, stores a stream, other than the stream decided as most delayed, in a buffer from the result of the comparison, and reads the stored stream at timing in synchronism with the stream decided as most delayed.
また、受信側としてのマルチストリーム同期化装置３は、前記複数のストリームＳＴａ，ＳＴｂに付加されている時刻データを比較し、その比較結果から最も遅延しているとされたストリーム以外のストリームをバッファに記憶し、前記最も遅延しているとされたストリームと同期が取れるタイミングで該記憶されたストリームを読み出して出力させる同期化手段３２を有する。 - 特許庁 - The CPU 1 has mutually different first and second combination CPU address lines, and by connecting the first combination CPU address line to the memory 2 via the buffer 3 and connecting the second combination CPU address line to the DSP 4, performs address control for the memory 2 and the DSP 4, thereby performing control for writing a program stored in the memory 2 into the DSP 4 via a data bus.
ＣＰＵ１は、互いに異なる第１及び第２の組み合わせＣＰＵアドレス線を有し、第１の組み合わせＣＰＵアドレス線をバッファ３を介してメモリ２に接続し、第２の組み合わせＣＰＵアドレス線をＤＳＰ４に接続し、メモリ２及びＤＳＰ４に対してアドレス制御を行うことで、メモリ２に格納されているプログラムをデータバスを介してＤＳＰ４に書き込む制御を行う。 - 特許庁 - A random number generation circuit 2 which shows a transitional response up to generation of random numbers is activated from an initial state by applying a random number generation activation signal 10 just after a reset signal 9 thereto to start random number generating operation, and fetches output data to a buffer memory 6 at a time after an end signal 15 set by an operation time setting signal 13.
リセット信号９の直後の乱数発生起動信号１０が印加されることにより、乱数を発生するまでに過渡的応答を示す乱数発生回路２は、初期状態から起動して乱数発生の動作を開始し、動作時間設定信号１３により設定される終了信号１５後のタイミングでその出力データをバッファメモリ６に取り込む。 - 特許庁 - When internal peripheral circuits including a column decoder 108 are operated, a VDCE signal is outputted from a clock generating circuit 113, when it is inputted to a VDC circuit 117 for periphery, supply capability of int.Vcc is improved, int.Vcc is supplied to the internal peripheral circuits including the column decoder 108 and excluding an input means 120, an output buffer 112, and a sense amplifier 109.
コラムデコーダ１０８を含む内部周辺回路の動作時に、クロック発生回路１１３からＶＤＣＥ信号が出力され、周辺用ＶＤＣ回路１１７に入力されると、ｉｎｔ．Ｖｃｃの供給能力が向上し、入力手段１２０，出力バッファ１１２，センスアンプ１０９を除くコラムデコーダ１０８を含む内部周辺回路にｉｎｔ．Ｖｃｃを供給する。 - 特許庁 - The FIFO control circuit is provided with a control means for specifying a plurality of memory areas to be used as the FIFO buffer by an area designating means, and for holding address information for read access and write access for each specified memory area by an address pointer means, and for FIFO operating the prescribed memory area, by using the address pointer means, in response to the request from the input/output circuit.
ＦＩＦＯ制御回路は、ＦＩＦＯバッファとして利用する複数のメモリ領域をエリア指定手段で規定し、規定されるメモリ領域毎にリードアクセス及びライトアクセスのためのアドレス情報をアドレスポインタ手段で保持し、入出力回路からの要求に応答して、所定のメモリ領域を、前記アドレスポインタ手段を用いて、ＦＩＦＯ動作させる制御手段と、を含む。 - 特許庁 - A buffer/transmission data division section 10 of a transmitter 1 in the communication system divides a transmission data packet into a plurality of blocks, an error detection coding section 11 attaches an error detection code to each block division, a transmission section 13 transmits each block with the error detection code attached thereto, and also re-transmits the block designated by re-transmission information from a receiver 2.
通信システムの送信機１では、バッファ／送信データ分割部１０で送信データパケットを複数のブロックに分割し、誤り検出符号化部１１で分割された各ブロックに誤り検出符号を付加し、送信部１３で誤り検出符号を付加されたブロックを送信するとともに受信機２からの再送情報により指定されたブロックを再送する。 - 特許庁 - In the case a constraint takes place for memory capacity and power capacity utilizable in decoding processing and resolution at a display destination is limited, an interruption processing part 32 stops decoding processing halfway, extracts the image on the intermediate hierarchy obtained at that time, from the frame buffer 22, performs image processings such as scaling, as necessary, and uses the image subjected to the image processing as a final decoded image DI.
復号処理に利用できるメモリ容量や電力容量に制約が生じる場合や表示先の解像度に限界がある場合に、中断処理部３２は復号処理を途中で打ち切り、その時点までに得られる中間階層の画像をフレームバッファ２２から抽出し、必要に応じてスケーリングなどの画像処理を施して最終的な復号画像ＤＩとして用いる。 - 特許庁 - A switching request signal of a reading frequency is outputted from a CPU interface control part 20, a switching response signal synchronized with a display frame signal is outputted to the medium control part 11 in response to the switching request signal, accordingly reading from the buffer 11A and switching of the frequency are performed, thus DMA transfer of the image information is performed synchronized with display timing and successful display is performed.
ＣＰＵインターフェイス制御部２０からは読み出し周波数の切換要求信号が出力され、これに応答して表示フレーム信号に同期した切換応答信号が媒体制御部１１に出力され、これによってバッファ１１Ａからの読み出しと周波数の切換が行われるので、画像情報は表示タイミングに同期してＤＭＡ転送でき、良好な表示がなされる。 - 特許庁 - The authentication part 14 includes a ROM 140 storing a reference value 145 for authentication, a delay circuit 142 for measuring the time, a command issue circuit 146 for issuing a command for reading a fixed value (equal to the reference value 145) from the storage device, a receiving buffer 147 storing a value read from the storage device as a reception value 148, and a comparator circuit 144.
認証部１４には、認証用の基準値１４５を格納するＲＯＭ１４０、時間を計測するための遅延回路１４２、記憶装置から固定値（基準値１４５と等しい値）を読み出すためのコマンドを発行するコマンド発行回路１４６、記憶装置から読み出された値が受信値１４８として格納される受信バッファ１４７および比較回路１４４を設ける。 - 特許庁 - Both sides of a carrier conveyor 1 are provided with a sandwiching carrying mechanism 3 for sandwiching/rotating/carrying the cylindrical vessel, a detecting mechanism 4 detecting a reference image of the cylindrical vessel, and a buffer mechanism 6 when necessary, and controls the vessel direction, by simultaneously performing vessel carrying and vessel rotation for detecting the reference image, by freely switching the rotational direction of the sandwiching carrying mechanism.
搬送コンベヤ１の両側に、円筒状容器を挟み／回転させ／搬送する挟持搬送機構３と、円筒状容器の基準画像を検出する検出機構４と、必要に応じてバッファー機構６を設け、挟持搬送機構の回転方向を自在に切り替えることで容器搬送と基準画像を検出するための容器回転を同時に行ない、容器方向制御を行う。 - 特許庁 - The gas generator is provided with a gas producing chamber 1 for producing the required gas by the mixture or reaction of gases and a leading pipe 2 for leading the gas produced in the gas producing chamber 1 to another place, and at least one buffer tank 3 in which the produced gas is once stored is provided in the mid-way of a discharge passage of the leading pipe 2.
本願発明に係るガス発生装置は、気体の混合や化学反応により所望のガスを発生させるガス発生室１と、ガス発生室１にて生成されたガスを他へ導く導出用配管２を備え、導出用配管２の吐出経路の途中に、上記の生成ガスを一旦収容することが可能なバッファタンク３が、少なくとも１つ設けられたことを特徴とする。 - 特許庁 - In OS control, voice A/D conversion control is executed, an input voice signal is converted to voice digital data by a digital/analog mutual conversion section 14, the converted voice digital data is stored into a voice digital data storage buffer section 15 and thereafter, the priority of the processing to be executed by voice compression is set at the lower priority of the other processing and the voice compression control is executed.
ＯＳ制御は、音声Ａ／Ｄ変換制御を実行し、入力された音声信号をデジタル／アナログ相互変換部１４によって音声デジタルデータに変換し、変換された音声デジタルデータを音声デジタルデータ格納バッファ部１５に記憶させた後、音声圧縮制御が行う処理の優先順位を他の処理よりも低い優先順位にして、音声圧縮制御を実行する。 - 特許庁 - Signal voltages Vsp, Vsn from a signal line driving circuit 3 are applied via an active element, such as a TFT, onto a display electrode on a matrix substrate 11, and a common voltage Vcom common to each display cell 13 is applied via a buffer circuit 4 to a counter electrode on a counter substrate 12, thereby applying a driving voltage to the liquid crystal in the liquid crystal display 13.
ＴＦＴなどのアクティブ素子を介して信号線駆動回路３からの信号電圧Ｖsp・Ｖsnをマトリクス基板１１上の表示電極に印加するとともに、各表示セル１３に共通の共通電圧Ｖcom をバッファ回路４を介して対向基板１２上の対向電極に印加することで、表示セル１３における液晶に駆動電圧を印加する。 - 特許庁 - The original imaging apparatus 1 displays thumbnail pictures of each of page data stored in a second buffer memory 7 on a display apparatus 15 as a list, and a user applies an operation to any of the thumbnail pictures displayed on the display apparatus 15 as a list to update page data corresponding to the thumbnail picture data into page data operated by the same operation contents as those applied to the thumbnail picture.
原稿撮像装置１では、第２のバッファメモリ７に格納されている各ページデータのサムネイル画像を表示装置１５に一覧表示し、表示装置１５に一覧表示されているサムネイル画像のいずれかを操作し、このサムネイル画像データに対応するページデータを、このサムネイル画像に対して行われた操作内容と同じ操作内容で操作されたページデータに更新する。 - 特許庁 - A plurality of buffer circuits 280 for receiving reference signals RAMP generated from a reference signal generating section 27 and supplying them to the reference signal input stage of a predetermined number of voltage comparing sections 252 are provided and the reference signal RAMP supplied through one reference signal line 251 is supplied while being separated to a reference signal RAMP_k through a reference signal output line _k for each block BK_k.
参照信号生成部２７で生成された参照信号RAMPを受け、所定数の電圧比較部２５２の参照信号入力段に供給するバッファ回路２８０を複数設けることで、１つの参照信号線２５１を介して供給される参照信号RAMPを、各ブロックBK_k用の参照信号出力線_kを介して参照信号RAMP_kに分離して供給する。 - 特許庁 - Storage means 2-1 to 2-n preserve instruction fetch information composed of an issue interval between instruction fetch timing, which is sampled by trace driven simulators 1-1 to 1-n corresponding to respective element processors, on the assumption of complete hit of an instruction cache and issue timing of a preceding instruction, which occupies an instruction buffer entry to store a fetched instruction, and a fetch address.
各単体プロセッサに対応するトレースドリブンシミュレータ１−１〜１−ｎで採取した、命令キャッシュが完全にヒットすると仮定したときの命令フェッチタイミングと、フェッチした命令が格納されるべき命令バッファエントリを占有していた先行命令の発行タイミングとの発行間隔、及びフェッチアドレスからなる命令フェッチ情報を記憶手段２−１〜２−ｎに保存する。 - 特許庁 - The data recording/reproducing device 100 is provided with a general input/output interface part (ATA) 102 and an exclusive input/output interface part 101 and constituted so as to directly interface AV stream data with an AV information compressor 112 or an AV information expander 113 connected to the exclusive input/output interface part 101 while buffering the data in the buffer memory 103.
データ記録再生装置１００は、汎用入出力インタフェース部（ＡＴＡ）１０２に加え、専用入出力インタフェース部１０１を備え、バッファメモリ１０３でバッファリングしながら、専用入出力インタフェース部１０１に接続された、ＡＶ情報圧縮器１１２又はＡＶ情報伸張器１１３とＡＶストリームデータを直接インタフェースできる構成を有している。 - 特許庁 - While when using the data bus lines 6a and 6b as two single data buses, a differential amplifier 42 transmits data to data bus lines 102a and 102b as they are, a data signal DATA2 is applied to the data bus line 6b by the switching circuit 26, the output buffer circuit 46 is activated by the switching circuit 72, and data are outputted from an output node NOUT2.
一方、データバス線６ａ、６ｂを２本の単一データバスとして使用する場合には、差動増幅器４２はデータをそのままデータバス線１０２ａ、１０２ｂに伝達し、切換回路２６によってデータ信号ＤＡＴＡ２がデータバス線６ｂに与えられ、切換回路７２によって出力バッファ回路４６が活性化されて出力ノードＮＯＵＴ２からデータが出力される。 - 特許庁 - A sheet retainer 10 for fixing a waterproof sheet 4 in a substrate 2 is provided with a first fixing member 12 fixed to the waterproof sheet 4, a second fixing member 14 that overlaps with at least a portion of the first fixing member 12 and is fixed to the substrate, and a buffer material 16 disposed between the first fixing member 12 and the second fixing member 14.
下地２に防水シート４を固定するシート固定装置１０であって、防水シート４に固定される第一固定部材１２と、第一固定部材１２の少なくとも一部に重なると共に、下地に固定される第二固定部材１４と、第一固定部材１２と第二固定部材１４との間に配置される緩衝材１６とを備える、シート固定装置１０を提供する。 - 特許庁 - To provide a hollow fiber membrane and a hollow fiber membrane module improved in defects of the conventional technology, and stably imparted with a crimp for increasing flow of dialysate or buffer solution in the module causing no three-dimensional twisting, and a manufacturing method of the hollow fiber membrane module capable of stably imparting such a crimp.
本発明の目的は、かかる従来技術の欠点を改良するものであり、モジュール内の透析液もしくは緩衝液流れを向上させるクリンプが、３次元的にねじれさせることなく安定して付与された中空糸膜および中空糸膜モジュール、およびかかるクリンプを安定して付与することが可能なおよび中空糸膜モジュール製造方法を提供するとこを課題とする。 - 特許庁 - To prevent a highly conductive region (conductive layer) from forming in a buffer layer with conductive impurities mixing into an epitaxial layer when preparing an electronic device such as a field-effect transistor containing a high electric mobility transistor or a hetero junction bipolar transistor on a semiconductor epitaxial wafer, and as a result to provide the semiconductor epitaxial wafer realizing high characteristics.
半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁 - To provide a rotary drive mechanism for a radar antenna that can buffer an external shock exerted to the radar antenna, prevent a stepping motor from being stopped when the comparatively inexpensive stepping motor is used for a driver unit, drive the motor at a high-speed and identify the turning position of the radar antenna.
レーダアンテナに外部からの衝撃を受けた場合でも、その衝撃を緩衝でき、駆動装置部として比較的安価なステッピングモータを使用した際に、その衝撃によってモータの回転が止まることを防ぎ、モータを高速で回転駆動することができるとともに、さらにレーダアンテナの回転位置を特定することができるレーダアンテナの回転駆動機構を提供すること。 - 特許庁 - The exhaust gas containing ethylene oxide is once introduced into a buffer section 21 where the concentration of ethylene oxide in the exhaust gas is reduced, the exhaust gas containing a low concentration ethylene oxide is sent to photocatalyst members such as titanium oxide capable of adsorbing ethylene oxide or to a decomposition section 31 provided with the photocatalyst member and a plasma device, and ethylene oxide is decomposed here.
エチレンオキサイドが含まれる排ガスを一旦、排ガス中のエチレンオキサイドの濃度を低減するバッファー部２１に導入し、ついでエチレンオキサイド濃度が低くなった排ガスをエチレンオキサイドを吸着する能力を有する酸化チタンなどの光触媒部材またはこの光触媒部材とプラズマ装置を備えた分解部３１に送り、ここでエチレンオキサイドを分解する。 - 特許庁 - In the hard disk recording medium 7 and the inspection device housing 100 for a recorder recording to this medium, the air is sucked from an air inlet port 214 oppositely facing to a buffer space S1 by a fan blower 200 and exhausted to the recording medium 7 in the constant wind amount from an exhaust port 215 through a HEPA filter 213 by using a blower fan 212.
ハードディスク記録媒体記録媒体７及びそれに記録する記録装置のための検査装置筐体１００において、送風ファン装置２００は、緩衝空間Ｓ１に対面した吸気口２１４から空気を吸気し、ブロアー型ファン２１２を用いてＨＥＰＡフィルタ２１３を介して排出口２１５から記録媒体７に対して一定の風量で送風排出する。 - 特許庁 - The performance determination testing medium having a recorded area 102 and an unrecorded area 103 is used, performance determination testing data is read from the recorded area 102 in the performance determination testing of the information recording/reproducing device, and the data is temporarily stored in a buffer memory, whereby the performance testing is carried out without making any performance determination test data in the information recording/reproducing device.
既記録領域１０２と未記録領域１０３とを有する性能判定試験媒体を用い、情報記録再生装置の性能判定試験時に既記録領域１０２から性能判定試験データを読み出し、該データをバッファメモリに一時的に格納することで、情報記録再生装置内で性能判定試験データを作成することなく性能判定試験を実行する。 - 特許庁 - The driving circuit 1 for driving the liquid crystal display device 6 comprises frame memory 2 for storing image data, a DAC 3 for converting digital data from the frame memory 2 into analog signals, a buffer circuit 4 for amplifying the output of the DAC 3 and outputting it, and a logic controller 5 for controlling the frame memory 2, DAC 3, and external circuits in response to an external logic signal.
液晶表示装置６を駆動する駆動回路１は、画像データを記憶するフレームメモリ２と、フレームメモリ２からのディジタルデータをアナログ信号に変換するＤＡＣ３と、ＤＡＣ３の出力を電流増幅して出力するバッファ回路４と、外部からのロジック信号に応答してフレームメモリ２、ＤＡＣ３、及び外部回路を制御するロジックコントローラ５とを備える。 - 特許庁 - A CPU 11 compares a disconnection position detected by the disconnection checking circuit 20 with a predetermined printing area in print data, and if a printing position by the heating element at the disconnection position is determined to overlap with the printing area, printing is performed from, e.g., a reverse direction (from the underside of the printing layout), for the print data expanded into the print buffer of a RAM 13.
ＣＰＵ１１は、断線チェック回路２０によって検出された断線位置と印刷データにおける所定の印刷エリアとを比較し、断線位置の発熱体による印刷位置と印刷エリアとが重なると判定された場合に、ＲＡＭ１３の印刷バッファに展開された印刷データに対して、例えば逆方向で（印刷レイアウトの下側から）印刷する。 - 特許庁 - This molecular motor system which comprises a probe DNA-conjugated microtube wherein the probe DNA is bound to the microtube, a substrate coated with kinesin, and a buffer solution, and in which the DNA-conjugated microtube hybridized with the target DNA and obtained by reacting a sample DNA containing the fluorescent labeled target DNA with the probe DNA-conjugated microtube moves on the substrate coated with the kinesin to selectively move the objective target DNA.
プローブDNAが微小管上に結合しているプローブDNAコンジュゲート微小管、キネシンが塗布された基板、緩衝液からなり、蛍光標識された標的DNAを含むサンプルDNAとプローブDNAコンジュゲート微小管とを反応させ、標的DNAがハイブリダイズされたDNAコンジュゲート微小管が、キネシンを塗布された基板上を移動することにより、選択的に目的の標的DNAを移動させる分子モータシステム。 - 特許庁 - The data display device 1 is equipped with a display device 2, the frame buffer 3 which holds display data 30 for displaying one screen 20 of the display device 2, and a data generating means of dividing the display data 30 into a plurality of 1st partial data 31 and 2nd partial data 32 and updating those 1st partial data 31 and 2nd partial data 32 respectively in different timing.
データ表示装置１は、表示デバイス２と、表示デバイス２の１画面２０分を表示する表示データ３０を保持するフレームバッファ３と、表示データ３０を複数の第１の部分データ３１及び第２の部分データ３２として分割し、この第１の部分データ３１、第２の部分データ３２をそれぞれ別々のタイミングで更新するデータ生成手段とを備えている。 - 特許庁 - The semiconductor memory device comprises: a memory cell array; a writing data buffer to which writing data is input by a prescribed unit; a program cell counter which counts the number of pieces of data to be programmed to the memory cell array among the writing data; and a program voltage generation circuit which differentiates the program voltage to be applied to the memory cell array depending on the number of pieces of data to be programmed.
本発明に係る半導体メモリ装置は、メモリセルアレイと、書き込みデータが所定単位で入力される書き込みデータバッファと、前記書き込みデータのうちの前記メモリセルアレイにプログラムされるデータの数を数えるプログラムセルカウンタと、前記プログラムされるデータの数によって、前記メモリセルアレイに印加するプログラム電圧を異にするプログラム電圧発生回路とを含む。 - 特許庁 - At least one two-input buffer for inputting a clock signal and the output signal of a gating circuit is inserted on the post-stage of the gating circuit directly driving an element to supply a clock and by connecting a fixed value signal to a terminal, to which the clock signal is directly connected, inside the gating circuit, to which the clock signal is directly connected, logically equivalent conversion is performed.
被クロック供給素子を直接駆動しているゲーティング回路の後段に、クロック信号とゲーティング回路の出力信号を入力とする二入力バッファーを少なくとも１個以上挿入し、クロック信号が直接接続されているゲーティング回路の中でクロック信号が直接接続されていた端子に固定値信号を接続することで、論理的に等価な変換を行う。 - 特許庁 - The battery pack for the electric tool 101 has a battery pack 111 comprising a plurality of unit cells 113 arranged in parallel; a container 103 for housing the battery pack 111; and a buffer material 121 coming in contact with the wall surface 103a of the container 103 and the side surface of the battery pack 111 and interposed between the container 103 and the battery pack 111.
電動工具用電池パック１０１は、互いに平行に配列された複数の電池セル１１３からなる組電池１１１と、組電池１１１を収容する容器１０３と、容器１０３の壁面１０３ａおよび組電池１１１の側面にそれぞれ接触した状態で容器１０３と組電池１１１間に介在される緩衝体１２１と、を有する。 - 特許庁 - When wiring/piping 21 for supplying utility to a welding torch 16 is wound and unwound with the rotation of the rotary positioner 12, a sag caused in the wiring/piping is absorbed by a cable buffer.
ベースに搭載され回転軸の回りを旋回する旋回ポジショナー１２に溶接ロボット１５を固定し、巻き取りドラム１８を旋回ポジショナー１２に固設し旋回ポジショナー１８の回転にしたがって溶接トーチ１６にユーティリティを供給する配線配管２１を巻き込んだり巻き戻したりしたときに、配線配管に生じる弛みをケーブルバッファーで吸収するロボット旋回型全姿勢溶接装置１。 - 特許庁 - On a sapphire substrate 2, a buffer layer 3 is formed for film of an n-type gallium nitride compound semiconductor layer 4, the luminous layer 5, and a p-type gallium nitride compound semiconductor layer 6 at a film-forming temperature of 1,000°C.
サファイア基板２上に、バッファ層３を形成し、１０００℃の成膜温度でｎ型窒化ガリウム化合物半導体層４、発光層５およびｐ型窒化ガリウム化合物半導体層６を成膜した後、開口を有するマスクを形成して、温度を８００℃に低下して再びｐ型窒化ガリウム化合物半導体層を成長させることで、先端が四角錐状で四角柱状の凸部７を形成することができる。 - 特許庁 - A CPU 30 analyzes the stored signal and stores the analyzed data signal in a decoder buffer 41 when the compressed video signal or compressed audio signal is included in the analyzed data signal and their compression format is the same with the compressed video signal or compressed audio signal multiplexed with the digital broadcasting signal.
ＣＰＵ３０はその格納されたデータ信号を解析し、解析したデータ信号に圧縮ビデオ信号あるいは圧縮オーディオ信号が含まれており且つそれらの圧縮形式がデジタル放送信号に多重された前記圧縮ビデオ信号あるいは前記圧縮オーディオ信号と等しい圧縮形式である場合に、前記ＣＰＵが解析したデータ信号をデコーダバッファ５１に格納する。 - 特許庁 - A display image data creation operation processing unit 0703 processes an image data inputted from an image input device 0701 using a parameter set which is either inputted from an authoring input device 1202 by an authoring control processor 1205 or read from an automatic operation data of an automatic operation data buffer 1208 and creates image data and displays the image on a display device 0704.
表示画像データ作成処理部０７０３は画像入力装置０７０１から入力した画像データをオーサリング制御処理部１２０５がオーサリング操作入力装置１２０２から入力したまたは自動操作データバッファ１２０８の自動操作データから読出したパラメータセットを用いて処理して表示画像データを作成してディスプレイ装置０７０４にて該画像を表示する。 - 特許庁 - This video display device is equipped with a display part which is composed of a plurality of modules 4 and a buffer memory 13 and a control part 14 which generate a plurality of unit display data by dividing image display data by bytes and transmit the respective pieces of unit display data to the respective modules 4 in order by switching modules 4 at transmission destinations by the pieces of unit display data.
本発明の映像表示装置は、複数のモジュール４で構成される表示部と、画像表示データを１バイト毎に分割することにより複数の単位表示データを作成し、当該単位表示データ毎に送信先のモジュール４を切り替えて順次、各単位表示データを各モジュール４に対して送信させる、バッファメモリ１３と制御部１４とを備えている。 - 特許庁 - In the manufacturing method of the semiconductor substrate for adhering the ingot 3 composed of a semiconductor material to a support member 9, mounting the support member 9 on a work plate 4, then slicing the ingot 3 and forming a plurality of wafers, the support member 9 is composed of a glass material and a buffer material 12 is interposed between the support member 9 and the work plate 4.
半導体材料から成るインゴット３を支持部材９に接着し、支持部材９をワークプレート４上に載置した上で、このインゴット３をスライスして複数のウエハを形成する半導体基板の製造方法において、前記支持部材９はガラス材からなるとともに、前記支持部材９とワークプレート４の間に緩衝材１２を介在させてスライスする。 - 特許庁 - The driving device receives input voltage at an input terminal and generates an output voltage at the output terminal and is provided with an output buffer 21, electrically connected between the input terminal and the output terminal and an operational amplifier 22, which is electrically connected between the input terminal and the output terminal and is selectively turned on to, drive the output voltage at equal level as that of the input voltage.
入力端子で入力電圧を受け取り、出力端子で出力電圧を発生する駆動装置であって、入力端子と出力端子の間に電気的に接続された出力バッファ２１と、入力端子と出力端子の間に電気的に接続され、選択的にオンされ、出力電圧を入力電圧に等しいレベルに駆動するオペアンプ２２とを備えてなる。 - 特許庁 - At fixed timing set by a time measuring part 6, data under editing at present are automatically stored in a backup buffer 7, these stored editing data in the past are respectively displayed on a sub-display part 21 or the like different from a main display part 20 under inputting and while referring to these editing data in the past, data can be further edited.
時間計測部６において設定された一定のタイミングで、自動的に現在編集中のデータをバックアップバッファ７に記憶しておき、記憶されたそれらの過去の編集データをそれぞれ入力中の主表示部２０とは別の副表示部２１等に表示し、それらの過去の編集データを参照しながらさらにデータの編集を行うことができるようにする。 - 特許庁 - This noncontact IC card has an internal sheet 5, constituted by sticking a loop antenna 52 consisting of a conductive foil to a film-like base 51 and an IC chip 2 mounted on the sheet 5 and is connected at least to the antenna 52, and the sheet 5 is attained with plural bending stress buffer areas 53 formed along the passage route of the antenna 52.
上記課題はフィルム状のベース51に導体箔からなるループアンテナ52が被着された内部シート５と、内部シート５に搭載され少なくともループアンテナ52に接続されたＩＣチップ２とを有し、内部シート５は、ループアンテナ52の通過経路に沿って設けられた、複数の曲げ応力緩衝領域53を具えてなる本発明の非接触ＩＣカードによって達成される。 - 特許庁 - Prior to storing the crucible in the bowl, a consumable buffer layer which essentially comprises a non-rigid carbon fiber fabric is applied to at least a part of the inner surface of the bowl for protecting the bowl from physical or chemical interaction with the crucible.
ルツボを炭素材料のボウルの中に嵌め込む方法であって、ルツボをボウルの中に収納する前に、ボウルをルツボとの物理的および化学的な相互作用から保護するために、剛直でない炭素繊維ファブリックで本質的に構成された消耗性緩衝層を、ボウルの内面の少なくとも一部に適用することを特徴とする、ルツボを炭素材料のボウルの中に嵌め込むための方法。 - 特許庁 - The control circuit 14 controls the buffer circuits 11, 12 so that the control circuit 14 prolongs the leading time of a leading signal or shortens the trailing time of a trailing signal when the signal CU is at the H level, and shortens the leading time of the leading signal or prolongs the trailing time of the trailing signal when the signal CD is at the H level.
制御回路１４は、信号ＣＵがＨである場合に、立ち上りとなる信号の立ち上り時間を長くするか、または立ち下りとなる信号の立ち下り時間を短くし、信号ＣＤがＨである場合に、立ち上りとなる信号の立ち上り時間を短くするか、または立ち下りとなる信号の立ち下り時間を長くするようにバッファ回路１１、１２を制御する - 特許庁 - An n-GaAs buffer layer 102, n-AlGaInP clad layer 103, active layer 104, p-AlGaInP lower clad layer 105, p-AlGaInP etching stopper layer 106, p-AlGaInP upper clad layer 107, p-GaInP intermediate layer 108, and p-GaAs lower contact layer 109 and grown in sequence on an n-GaAs substrate 101.
ｎ−ＧａＡｓ基板１０１上に、ｎ−ＧａＡｓバッファ層１０２、ｎ−ＡｌＧａＩｎＰクラッド層１０３、活性層１０４、ｐ−ＡｌＧａＩｎＰ下部クラッド層１０５、ｐ−ＡｌＧａＩｎＰエッチングストッパ層１０６、ｐ−ＡｌＧａＩｎＰ上部クラッド層１０７、ｐ−ＧａＩｎＰ中間層１０８、ｐ−ＧａＡｓ下部コンタクト層１０９をその順序で成長させる。 - 特許庁 - A receiving buffer 10 is divided into plural areas, parallel- processes the printing data supplied by different personal computers for example, outputs image data to the area corresponding to image page memory 12 constituted in the plural areas as well, and conducts an efficient printing process by parallel-processing the printing data even when the printing data with small capacity are supplied for example.
受信バッファ１０は複数のエリアに分割され、例えば異なるパーソナルコンピュータから供給される印刷データを並列処理し、同様に複数のエリアで構成される画像ページメモリ１２の対応するエリアに画像データを出力し、並列に処理することによって、例えば小容量の印刷データが供給された場合でも効率よい印刷処理を行う構成である。 - 特許庁 - To provide a security monitoring system capable of obtaining and outputting a still image, by which the situation when a special situation has been generated can be searched precisely by interposing a still image frame, between motion picture image frames at prescribed intervals and storing the high-resolution still image in a buffer and transferring the still image to a management host.
所定の時間間隔で動画像フレームの間に静止画像のフレームを挿入し、この高解像度の静止画像を別途のバッファに保存して管理ホストに転送することにより、特別な状況が発生した場合、発生時点における状況を正確に検索可能な静止画像を取得することができる、静止画像を共に出力する保安監視システムを提供する。 - 特許庁 - The input protecting circuit includes an input protecting resistor 4 connected between an external input terminal 2 and buffer circuits 3 connected with the internal circuit, and a p-type MOS transistor 5 and an input protective resistor 6 to which one end is connected to a power supply and the other end is connected between the external input terminal 2 and the input protective resistor 4.
上記課題を解決するために、本発明に係る入力保護回路は、外部入力端子２と内部回路に接続するバッファ回路３との間に接続される入力保護抵抗４と、一端が電源に接続され、他端が外部入力端子２と入力保護抵抗４との間に接続されたｐ型ＭＯＳトランジスタ５及び入力保護抵抗６と、を備える。 - 特許庁 - An address space composed of an address including a termination character to be used to determine a processing end is properly generated on the basis of hardware information of a computer, and an address of a system function to be protected from illegal use is allocated to the address space to thereby prevent rewriting by buffer overflow and maintain security without deteriorating speed performance and increasing memory consumption.
処理の終了判定に利用される終端文字を含むアドレスで構成されるアドレス空間を、コンピュータのハードウェア情報に基づいて適切に生成し、不正利用から守りたいシステム関数のアドレスを、前記アドレス空間に割り当てることにより、速度性能の低下やメモリ消費量の増加を招くことなく、バッファオーバフローによる書換えを防止しセキュリティを維持することができる。 - 特許庁 - A first comparator for comparing a noninverted clock signal inputted from a PADI with an inverted clock signal inputted from a PADR, a second comparator for comparing the noninverted clock signal with reference voltage Vref, and a third comparator for comparing the inverted clock signal with the reference voltage Vref are provided in a differential buffer part DB 1, and their outputs are defined as Y, YI and YR, respectively.
差動バッファ部ＤＢ１内に、ＰＡＤＩから入力される非反転クロック信号及びＰＡＤＲから入力される反転クロック信号を比較する第１比較器、非反転クロック信号と参照電位Ｖrefとを比較する第２比較器、反転クロック信号と参照電位Ｖrefとを比較する第３比較器とを設け、それぞれの出力をＹ、ＹＩ、ＹＲとする。 - 特許庁 - In the receiver that copes with the case that transmission data consisting of one module or over by a carousel system as a transmission system while scene data for one scene are selected to be one module as a principle, modules of scene data that are extracted from a carousel stored in a queue 71 and received by a DSM-CC buffer 91 are decided according to priority of scene.
伝送方式として、１シーン分のシーンデータが原則１モジュールとされたうえで、１以上のモジュールからなる伝送データをカルーセル方式により伝送する場合に対応する受信装置として、カルーセルから抽出してキュー７１に蓄積し、更にＤＳＭ−ＣＣバッファ９１に取り込むべきシーンデータとしてのモジュールを、シーンの優先順位に従って決定する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
