「buffer」を含む例文一覧(23841)
＜前へ 1 2 .... 467 468 469 470 471 472 473 474 475 476 477- One method comprises demodulating and decoding 3000 at least one signal sent from at least one access terminal and received by a first base station, sending 3002 demodulated, decoded information of the signal to a second base station, reconstructing 3004 the signal at the second base station, and subtracting 3006 the reconstructed signal from a buffer at the second base station.
少なくとも１つのアクセス端末から送信され、第１の基地局によって受信された少なくとも１つの信号を復調および復号するステップ３０００と、前記信号の復調および復号された情報を第２の基地局に送信するステップ３００２と、前記第２の基地局において前記信号を再構成するステップ３００４と、前記第２の基地局においてバッファから前記再構成された信号を減算するステップ３００６と、を含む。 - 特許庁 - A reception processor 20 extracts the multiplex flag group from the header of the received multiplexed packet 30A, transmits flow control information according to the storage state of a reception buffer to the transmission processor 10, separates the user packets from the payload of the multiplexed packet, extracts destination user information corresponding to the set multiplex flags from user management information, and outputs the user packets to the destination users corresponding to the user management information.
受信処理装置２０は、受信した多重化パケット３０Ａのヘッダーから多重化フラグ群を抽出し、受信バッファの蓄積状況に応じたフロー制御情報を送信処理装置１０へ送信し、当該多重化パケットのペイロードからユーザーパケットを分離し、セットされている多重化フラグに対応する宛先ユーザー情報をユーザー管理情報から抽出し、これらユーザー管理情報に対応する宛先ユーザーへこれらユーザーパケットを出力する。 - 特許庁 - The system accesses one or more information service providers for providing respective information signals, input buffers 35, 36 for storing portions of the streaming information, a digital broadcast transmitter 31 for broadcasting the contents of the input buffers as transmission bursts, a digital broadcast receiver 41 for receiving the transmission bursts for storage in a receiver input buffer, and an application processor for converting the transmission bursts to an information transmission stream.
システムは、それぞれの情報信号を供給する１つまたは複数のインフォメーション・サービス・プロバイダと、ストリーミング情報の一部分を記憶する入力バッファ（３５、３６）と、入力バッファの内容を送信バーストとしてブロードキャストするディジタル・ブロードキャスト送信器（３１）と、受信器入力バッファ内に記憶するために送信バーストを受信するディジタル・ブロードキャスト受信器（４１）と、送信バーストを情報送信ストリームに変換するアプリケーション・プロセッサと、にアクセスする。 - 特許庁 - In this electrochemical measuring method where quantity of glucose in solution is measured by measuring current change generated with action of a glucose using an enzyme electrode containing a glucose dehydrogenase, the OD measurement value at 660 nm shows less than 0.1 after quietly placing the glucose dehydrogenase at a concentration of 15 mg/ml in the 50 mM PIPES buffer liquid of pH6.5 at 25°C for 20 h.
グルコース脱水素酵素を含有する酵素電極を用いて、グルコースの作用により生じる電流変化を測定することにより溶液中のグルコース量を測定する方法であって、該グルコース脱水素酵素が１５ｍｇ／ｍｌ濃度でｐＨ６．５の５０ｍＭ ＰＩＰＥＳ緩衝液中において２５℃で２０時間静置した後の、６６０ｎｍにおけるＯＤ測定値が０．１未満を示すことを特徴とするグルコースの電気化学測定方法。 - 特許庁 - A radio base station BTS includes a prediction unit 13 configured to predict the time when a buffer of a mobile station UE as a scheduling target becomes empty based upon TEBS reported by the mobile station UE, and a transmission unit 15 configured to transmit "Zero Grant" instructing the mobile station UE to stop transmitting a data signal through an E-DPDCH based upon the predicted time.
本発明に係る無線基地局ＢＴＳは、スケジューリング対象の移動局ＵＥによって通知されたＴＥＢＳに基づいて、移動局ＵＥのバッファが空になる時刻を予測するように構成されている予測部１３と、移動局ＵＥに対して、予測された時刻に基づいて、Ｅ-ＤＰＤＣＨを介したデータ信号の送信を停止するように指示する「Ｚｅｒｏ Ｇｒａｎｔ」を送信するように構成されている送信部１５とを具備する。 - 特許庁 - The network chip receives a data packet containing a type that indicates a realtime packet that needs consideration of delay time or a not-realtime packet that does not need consideration of delay time, analyzes the received packet, obtains a type in which the received packet is included in the data packet, stores the received packet into a realtime reception packet buffer when the obtained type indicates a realtime packet, and issues an interrupt to the CPU immediately.
ネットワークチップは、遅延時間を考慮するリアルタイムパケット、及び遅延時間を考慮しない非リアルタイムパケットの何れかを示す種別を含むデータパケットを受信し、受信したデータパケットを解析して、受信したパケットがデータパケットに含まれる種別を取得し、取得した種別がリアルタイムパケットであることを示す場合に、受信したデータパケットをリアルタイム受信パケットバッファに格納し、即時にＣＰＵに対して割込発行を行う。 - 特許庁 - The hemoglobin measurement system for measuring stabilized hemoglobin A1c using an electrophoresis method includes a micro device having a migration path having an inner surface immobilization-coated with a cationic functional group and buffer liquid previously filled into its inside, an analysis section for storing the micro device, a power supply section connected to the analysis section, and a detection section for detecting a material to be measured in the analysis section.
電気泳動法を用いて安定型ヘモグロビンＡ１ｃを測定するためのヘモグロビン類の測定システムであって、内表面にカチオン性官能基が固定化され、かつ、予め内部に緩衝液が充填された泳動路を有するマイクロデバイスと、前記マイクロデバイスを収容する分析部と、前記分析部に接続された電源部と、前記分析部において測定対象物質を検出する検出部とを備えるヘモグロビン類の測定システム。 - 特許庁 - A reagent consists of at least one cation-type detergent, a glycoside type compound, especially saponin, at least one inorganic salt, and/or a substance with permeation operation and/or leukocyte protection operation, and organic and/or inorganic buffer agent for selectively adjusting the pH of the reagent to either essential neutral value (pH value ranging from 5 to 8) or a base value (pH value ranging from 8 to 12).
本発明による試薬は、カチオン型の少なくとも１つのデタージェントと、配糖体型の化合物、特にサポニンと、少なくとも１つの無機塩、および／または浸透作用および／または白血球保護作用を有する物質と、実質的な中性値（５〜８の間のｐＨ値）または塩基性値（８〜１２の間のｐＨ値）のいずれかにその試薬のｐＨを選択的に調整することができる有機および／または無機の緩衝剤とからなる。 - 特許庁 - When HDD firmware for update transferred, for example, from a host computer 13 is received by a host I/F 20 and stored in a buffer area of a program memory 25, a CPU 23 in the disk controller 11 specifies an HDD to be the object of firmware update according to update object disk device information attached to the firmware and stores the HDD firmware for update in a firmware storage area 26 of the HDD.
ディスク制御装置１１内のＣＰＵ２３は、例えばホスト計算機１３から転送された更新用のＨＤＤファームウェアがホストＩ／Ｆ２０で受信されて、プログラムメモリ２５のバッファ領域に格納されると、当該ファームウェアに付されている更新対象ディスク装置情報に従って、ファームウェア更新の対象となるＨＤＤを特定し、そのＨＤＤのファームウェア保存領域２６に更新用のＨＤＤファームウェアを保存する。 - 特許庁 - The vertical MOSFET which has a semiconductor substrate layer and a drift layer, provided above the semiconductor substrate layer and having a lower impurity concentration than the semiconductor substrate layer is provided with a buffer layer which continuously varies in impurity concentration, with the depth position within an impurity range being lower than the impurity concentration of the semiconductor layer and higher than the impurity concentration of the drift layer between the semiconductor substrate layer and drift layer.
半導体基板層と、半導体基板層の上方に設けられて半導体基板層の不純物濃度よりも低い不純物濃度を有するドリフト層と、を有する縦型ＭＯＳＦＥＴにおいて半導体基板層とドリフト層との間に半導体基板層の不純物濃度よりも低く且つドリフト層の不純物濃度よりも高い不純物濃度範囲において、その深さ位置に応じて不純物濃度が順次変化しているバッファー層を設ける。 - 特許庁 - The cabinet having a predetermined strength can be manufactured without causing a trouble such as sink even with the uniform thickness of the cabinet while having preferable buffer performance at the contact part, by performing gas injection molding using high pressure nitrogen gas such that a hollow part is formed at a portion where the cabinet makes contact with an article contained in the cabinet, in a process where the plastic cabinet of the electronic apparatus is injection molded.
電子機器のプラスチック製の筐体を射出成形する工程において、筐体がその収容物と当接する部分において中空部を形成するように、高圧窒素ガスを用いたガス射出成形を行うことにより、上記当接部分において好適な緩衝性能を有するとともに、筐体の肉厚が不均一であってもひけ等の問題が生じることなく、一定の強度を保った筐体を作製することができる。 - 特許庁 - The page buffer of the nonvolatile memory device includes a first register having a first input part receiving an input of program data a second input part receiving an input of erased data, first and second charging elements are set respectively in the first and the second input part so that program data or erasing data are inputted to the first or the second input part gradually at the time of check board program.
本発明の不揮発性メモリ装置のページバッファは、プログラムデータの入力を受けた第１入力部と消去データの入力を受ける第２入力部を有する第１レジスタを含み、チェックボードプログラムの際にプログラムデータあるいは消去データがゆっくり前記第１または第２入力部に入力されるように、前記第１および第２入力部それぞれには第１および第２充電素子が設置されることを特徴とする。 - 特許庁 - The drawing processing means sorts the display area parts requiring no high image quality into the low resolution effective and invalid pixels for the image that is shown on the display means and draws the image on the display storage means, excluding the low resolution ineffective pixels by a validity decision means 123 and via a hidden surface processing means 124, a texture mapping means 125 and a frame buffer drawing means 126.
描画処理手段は、表示手段に表示される画像のうち高画質を要しない表示領域部分を低解像度有効画素と低解像度非有効画素とに分類し、前記表示用記憶手段に描画する際に、有効判定手段１２３によって当該低解像度非有効画素以外にのみ隠面処理手段１２４、テクスチャマッピング手段１２５及びフレームバッファ描画手段１２６に描画処理を行わせる。 - 特許庁 - In accordance with the notified changed result of the packet amount, the base station 10 increases/decreases the amount of packets stored in the transmission buffer corresponding to the mobile station 30.
本発明に係るパケット移動通信方法において、基地局１０は、移動局３０の送信バッファ３５に蓄積されているパケット量を示す送信バッファ蓄積パケット量を管理しており、移動局３０は、移動局３０の送信バッファ３５に蓄積されているパケット量に変化が生じる毎に、当該パケット量の変化結果を基地局１０に通知し、基地局１０は、通知されたパケット量の変化結果に応じて、移動局３０に対応する送信バッファ蓄積パケット量を増減する。 - 特許庁 - To provide a method for producing a high-purity ammonium carboxylate, by which impurities derived from a buffer for suspending a biocatalyst in an aqueous solution of an ammonium carboxylate to be produced and impurities (e.g. a polyvalent metal ion and organic impurities such as protein, etc.) derived from the biocatalyst are reduced and its purification cost is significantly reduced in producing the ammonium carboxylate from a nitrile compound by using the biocatalyst having nitrilase activity.
ニトリラーゼ活性を有する生体触媒を用いてニトリル化合物からカルボン酸アンモニウムを製造するにあたり、製造されるカルボン酸アンモニウム水溶液中の生体触媒を懸濁させるバッファー由来の不純物、及びまたは生体触媒由来の不純物（例えば多価金属イオンや蛋白質等の有機不純物）が低減でき、その精製コストを大幅に削減できる高純度カルボン酸アンモニウムの製造法の提供。 - 特許庁 - A method for manufacturing a photoelectric converter includes the steps of directly dissolving chalcogen elemental substance and metal in a mixed solvent including an organic compound containing a chalcogen element and a Lewis base organic solvent to prepare a material solution, applying the material solution onto a light absorbing layer 3 consisting of a first semiconductor to form a film, and heating up the film to form a buffer layer 4 consisting of a second semiconductor including a chalcogen compound semiconductor.
含カルコゲン元素含有有機化合物とルイス塩基性有機溶剤とを含む混合溶媒に、カルコゲン元素の単体および金属を直接溶解させることにより、原料溶液を作製する工程と、第１の半導体から成る光吸収層３上に前記原料溶液を塗布して被膜を形成する工程と、前記被膜を加熱してカルコゲン化合物半導体を含む第２の半導体から成るバッファ層４を形成する工程と、を具備する。 - 特許庁 - A shock absorber 1, which suppresses the shock given to a fuel assembly 100 stored in a fuel assembly storage cask 200 with its inside soaked in water W is placed at least at one end of the fuel assembly 100 with the absorber 1 soaked in the water W, has an enclosed space 3a inside itself and also includes a buffer 3 which is deformed by the shock to open the enclosed space 3a.
燃料集合体収納容器２００内が水Ｗに浸された状態で燃料集合体収納容器２００内に収納された燃料集合体１００に与えられる衝撃を抑制する衝撃吸収装置１であって、水Ｗに浸されつつ燃料集合体１００の少なくとも一方の端部に対し配置され、密閉空間３ａを内部に有すると共に、衝撃により変形して密閉空間３ａを開放する緩衝体３を備える。 - 特許庁 - When motion vector information of a block address supplied from a motion prediction/compensation unit 115 is not stored in the motion vector buffer 183, a motion vector interpolation unit 182 calculates the address of a motion compensation block on the periphery of a block address supplied from a block position determination unit 181, acquires motion vector information of a macro block on the periphery thereof, and performs interpolation to generate the motion vector information corresponding to a target motion compensation block.
動き予測・補償部１１５から供給されたブロックアドレスの動きベクトル情報が、動きベクトルバッファ１８３に保存されていない場合、動きベクトル内挿部１８２は、ブロック位置判定部１８１から供給されたブロックアドレスの周辺の動き補償ブロックのアドレスを算出し、動きベクトルバッファ１８３から、その周辺マクロブロックの動きベクトル情報を取得し、内挿処理を行い、目的の当該動き補償ブロックに対応する動きベクトル情報を生成する。 - 特許庁 - The pressure gradient, for example, can be reduced by the use of slow switching in one or more valves, a bleed flow around or through one or more valves, diversion of liquid to a drain rather than or in addition to switching a valve off, a pressure regulator or flow restrictor for preventing shock waves, and a buffer volume/damper for compensating pressure fluctuation.
例えば、１つまたは複数の弁のゆっくりとした切り換えの使用によって、１つまたは複数の弁を迂回する、または弁を通る抽気流の使用によって、弁を閉位置に切り換えるのではなく、または、それに加えて排液路への液体の分岐の使用によって、衝撃波を防ぐための圧力制御装置または流速制限器の使用によって、かつ圧力変動を補償するための緩衝容量の液体／ダンパの使用によって、圧力勾配を低減化できる。 - 特許庁 - Then, the device is provided with input buffer amplifiers 8-1 to 8-4 for special mode generating an internal clock signal for a special mode being separated from a normal mode relating to read-out operation or write-in operation of data in the semiconductor memory and at least one filter out of noise filters 9-1 to 9-4.
ここで、入力信号の変化に対して緩やかに変化する時間応答特性を有し、上記複数の外部クロック信号のうちの少なくとも１つの外部クロック信号に基づいて、上記半導体記憶装置におけるデータの読み出し動作又は書き込み動作に係わる通常モードとは別の特殊モードのための内部クロック信号を発生する特殊モード用入力バッファアンプ８−１乃至８−４及びノイズフィルタ９−１乃至９−４のうちの少なくとも１つを備える。 - 特許庁 - To provide a lubricant composition which can be suitably used for reducing gear noises by buffer particles, sufficiently maintaining effect for reducing noise in a car room and further reducing the steering torque of an electric power steering device than that in the present condition, a decelerator giving small noise and sufficiently reducing the steering torque of the electric power steering device by using the lubricant composition, and the electric power steering device by using the decelerator.
緩衝材粒子による、歯打ち音を減少させて、車室内での騒音を低減する効果を良好に維持しながら、なおかつ、現状よりもさらに、電動パワーステアリング装置の操舵トルクを低減することができる潤滑剤組成物と、前記潤滑剤組成物を用いることによって、騒音が小さい上、電動パワーステアリング装置の操舵トルクを十分に低減することができる減速機と、前記減速機を用いた電動パワーステアリング装置とを提供する。 - 特許庁 - A pressure gradient can be reduced by, for example, the use of slow switching in one or more valves, a bleed flow around or through one or more valves, diversion of liquid to a drain rather than or in addition to switching a valve off, a pressure regulator or flow restrictor to prevent shock waves, and a buffer liquid/damper to compensate for pressure fluctuation.
例えば、１つまたは複数の弁のゆっくりとした切り換えの使用によって、１つまたは複数の弁を迂回する、または弁を通る抽気流の使用によって、弁を閉位置に切り換えるのではなく、または、それに加えて排液路への液体の分岐の使用によって、衝撃波を防ぐための圧力制御装置または流速制限器の使用によって、かつ圧力変動を補償するための緩衝容量の液体／ダンパの使用によって、圧力勾配を低減化できる。 - 特許庁 - The method for designing the measurement control system has: a step for deciding a HRT/SRT boundary between a hard real time (HRT) part for the measurement control system and a real soft time (SRT) for the same system; and a step for deciding a HRT/SRT buffer for the HRT/SRT boundary in accordance with the group of time limitations regarding the HRT part.
上述した課題は、計測制御システムを設計する為の方法であって、前記計測制御システムのハードリアルタイム（ＨＲＴ）部分と前記計測制御システムのソフトリアルタイム（ＳＲＴ）部分との間のＨＲＴ／ＳＲＴ境界を決定するステップと、前記ＨＲＴ部分に関わる一群の時間的制約に応じて前記ＨＲＴ／ＳＲＴ境界のＨＲＴ／ＳＲＴバッファを決定するステップと、を有することを特徴とする方法等により解決することができる。 - 特許庁 - An HEMT has an i-InAlAs buffer layer 2, an i-InGaAs channel alyer 3, an i-InAlAs spacer layer 4, a δ-dope sheet 5, a barrier layer 6, and an n-InGaAs cap layer 7 that are sequentially formed on an InP substrate 1, and a drain electrode 8 as well as a source electrode 8 that are formed on the n-InGaAs cap layer 7.
ＩｎＰ基板１上に順次形成したｉ−ＩｎＡｌＡｓバッファ層２、ｉ−ＩｎＧａＡｓチャネル層３、ｉ−ＩｎＡｌＡｓスペーサ層４、δ−ドープシート５、バリア層６、ｎ−ＩｎＧａＡｓキャップ層７、およびｎ−ＩｎＧａＡｓキャップ層７上に形成されたソース電極８並びにドレイン電極９を有するＨＥＭＴのゲート電極１１を、バリア層６およびδ−ドープシート５を貫通してｉ−ＩｎＡｌＡｓスペーサ層４に達するように形成する。 - 特許庁 - The video apparatus comprises a demultiplexer that receives a first digital stream including chrominance information and brightness information, and generates a first brightness stream based on the brightness information, a line buffer that receives a first brightness stream and generates a second brightness stream based on the first delayed brightness stream, and a multiplexer that receives a second brightness stream and generates a second digital stream especially based on the second brightness stream.
上記課題は、クロミナンス情報及び輝度情報を含む第１のデジタルストリームを受け取り、その輝度情報に基づいて第１の輝度ストリームを生成するデマルチプレクサと、第１の輝度ストリームを受け取り、遅延させた前記第１の輝度ストリームに基づいて、第２の輝度ストリームを生成するラインバッファと、そして第２の輝度ストリームを受け取り、特に第２の輝度ストリームに基づいて第２のデジタルストリームを生成できるマルチプレクサを有する、本発明により提案されるビデオ装置によって解決される。 - 特許庁 - A multilayered structure of a buffer layer 41, an internal-electrode conducting layer 42, a dielectric layer 43, and an external-electrode conducting layer 44 is formed on a ceramic substrate, with a gap 5 of an appropriate depth to intersect the ceramic substrate in a cutting process after completion of overall structure.
セラミック製基板上にバッファ層４１、内側の電極導体層４２、誘電体層４３、および外側の電極導体層４４からなる多層構造を形成し、全体の構造が出来上がった後に切削工程で適切な深さの間隙５をセラミック製基板を横断する形で形成することで、２つの重なり合った電極層４２、４４が横断的な間隙に相対する２つの部分に分けられ、かつ誘電体層４３によっても内側の電極導体層４２および外側の電極導体層４４に隔てられる。 - 特許庁 - Through the differential arithmetic function, a CPU 11 when detecting a place where neither arithmetical operation symbols nor other calculation symbols are inserted between a polynomial or monomial parenthesized in a differential equation stored in an input buffer area 121 and the variable symbol Y right before the parenthesized polynomial or monomial regards the variable symbol as a variable to be multiplied by the polynomial or monomial and finds the numerical resolution of the differential equation.
微分演算機能においてＣＰＵ１１は、入力バッファ領域１２１に格納された微分方程式中にて、括弧で括られた多項式或いは単項式と、該括弧で括られた多項式或いは単項式の直前の変数記号Ｙｎと、の間に四則演算記号その他の計算記号が挿入されていない箇所を検出した場合は、当該変数記号を括弧で括られた多項式或いは単項式に掛けられる変数であると捉えて当該微分方程式の数値解を求める。 - 特許庁 - If data is newly received when the reception buffer 304 cannot store data much more, a retransmission request is given to the IC card and same data is received again.
受信バッファ３０４がそれ以上データを格納できない時にセットされる受信バッファ状態フラグ３０５と、受信バッファ状態フラグ３０５がセットされている時に新たにデータを受信したことを検出するオーバーラン検査部３０６と、オーバーラン検査部３０６でオーバーランが検出された時に、ICカードに対して受信データの再送信を要求する再送信要求信号生成部２０４とを備え、受信バッファ３０４がそれ以上データを格納できない時に新たにデータを受信した場合に、ICカードに対して再送信要求を行い再度同一データを受信する。 - 特許庁 - Then a buffer device is provided between the pressing device and the electric parts having different heights and heating the parts from one or both of the pressing devices.
絶縁性薄板に設けられた導電体上に配置された異方性導電フィルムで、少なくとも高さの異なる２種類の電気部品の接続方法において、上下に配置された上押さえ装置と下押さえ装置とを設け一方の押さえ装置の対向する面に段差調整部を設けて前記少なくとも２種類の電気部品の高さをほぼ平坦化し、該押さえ装置と高さの異なる電気部品との間に緩衝装置を設け、上下の押さえ装置の一方又は両方より加熱することを特徴とする高さの異なる部品の接続方法にある。 - 特許庁 - The error correcting device 15 is provided with a formatter block 151, demodulating data which is read from a recording medium, a buffer memory 13 storing demodulated data, a composite syndrome calculation block 153 determining the guarantee condition of demodulated data, a PRE-EDC block 154 and a demodulation error flag register 155, a syndrome calculation block 156 which conducts syndrome calculation on demodulated data and an error correction block 157 correcting the error of demodulated data.
記録媒体から読み出されたデータを復調するフォーマッタブロック１５１と、復調されたデータを格納するバッファメモリ１３と、前記復調されたデータの保証条件を判定する複合シンドローム計算ブロック１５３、ＰＲＥ−ＥＤＣブロック１５４および復調誤りフラグレジスタ１５５と、復調されたデータに対してシンドローム計算を行うシンドローム計算ブロック１５６と、復調されたデータに誤り訂正を行う誤り訂正ブロック１５７とを少なくとも備えた誤り訂正装置１５。 - 特許庁 - An input buffer 20 fetches a data mask signal DQM in synchronization with the clock CLK0° or CLK180° to generate the internal mask signal MSK0 or MASK1.
クロックの第１及び第２のエッジに同期したデータ入出力回路と、セルアレイにコラムゲートを介し接続した第１及び第２のデータバス線と、当該データ入出力回路にシリアルに入力する第１及び第２のライトデータを入出力するシリアルパラレル変換回路から出力する当該ライトデータに従い、当該データバス線を駆動する第１及び第２のライトアンプとを有し該ダブルデータレート対応のメモリデバイスにおいて、ライトアンプ制御回路は、ライトコマンドによる書込み時ライトアンプを活性化し、書き込み状態でもデータマスク信号に応答して第１及び・または第２のライトアンプを非活性化する。 - 特許庁 - The light-emitting element 100 includes a pair of electrodes 2 and 7, a light-emitting layer 5 provided between the pair of electrodes 2 and 7 and having a donor-acceptor pair light emitting function, a buffer layer 4 and a carrier injection layer 3 containing a p-type semiconductor in this order.
一対の電極２，７と、一対の電極２，７間に配置された、ドナー・アクセプター対発光機能を有する発光層５と、バッファ層４と、ｐ型半導体を含むキャリア注入層３と、をこの順で備える発光素子１００であって、発光素子１００のエネルギーバンド図において、発光層５の価電子帯頂部のエネルギーレベルをＶＢＭ_ｉ（ｅＶ）及びキャリア注入層３の価電子帯頂部のエネルギーレベルをＶＢＭ_ｐ（ｅＶ）としたときに、バッファ層４の価電子帯が、下記式（１）の条件を満たすエネルギーレベルＶＢＭ_ｂ（ｅＶ）の価電子帯頂部を有することを特徴とする。 - 特許庁 - In the thin-film transistor, the buffer layer has film thickness thicker than the film thickness of the amorphous semiconductor layer.
ゲート絶縁層を介してゲート電極と重畳するアクセプターとなる不純物元素を添加した半導体層と、アクセプターとなる不純物元素を添加した半導体層上に重ねて設けられたバッファ層と、バッファ層の上面と、バッファ層及びアクセプターとなる不純物元素を添加した半導体層の側面を被覆する非晶質半導体層と、一端部がバッファ層と重なり、非晶質半導体層上に設けられ、ソース領域及びドレイン領域を形成する一導電型を付与する不純物元素を添加した一対の不純物半導体層とを有し、バッファ層の膜厚が、非晶質半導体層の膜厚よりも厚い薄膜トランジスタである。 - 特許庁 - In the thin-film transistor, the buffer layer has a film thickness thicker than the film thickness of the amorphous semiconductor layer.
ゲート絶縁層を介してゲート電極と重畳するドナーとなる不純物元素を添加した半導体層と、ドナーとなる不純物元素を添加した半導体層上に重ねて設けられたバッファ層と、バッファ層の上面と、バッファ層及びドナーとなる不純物元素を添加した半導体層の側面を被覆する非晶質半導体層と、一端部がバッファ層と重なり、非晶質半導体層上に設けられ、ソース領域及びドレイン領域を形成する一導電型を付与する不純物元素を添加した一対の不純物半導体層とを有し、バッファ層の膜厚が、非晶質半導体層の膜厚よりも厚い薄膜トランジスタである。 - 特許庁 - The organic field effect transistor comprises a gate electrode 8 provided on an organic semiconductor film 2 of organic semiconductor material through a gate insulation film 3, a source electrode 6 and a drain electrode 7 provided to abut on the organic semiconductor film through the gate electrode 8 wherein at least one of the source electrode 6 and the drain electrode 7 abuts on the organic semiconductor film 2 through buffer layers 4 and 5 of inorganic substance.
本発明の有機電界効果トランジスタは、有機半導体材料からなる有機半導体膜２にゲート絶縁膜３を介して設けられたゲート電極８と、前記ゲート電極８をはさんで前記有機半導体膜に当接するように設けられたソース電極６およびドレイン電極７とを備えた有機電界効果トランジスタにおいて、前記ソース電極６および前記ドレイン電極７の少なくとも１方が、無機物からなるバッファ層４、５を介して前記有機半導体膜２と当接していることを特徴とする。 - 特許庁 - The organic field effect transistor comprises a gate electrode 8 provided on an organic semiconductor film 2 of organic semiconductor material through a gate insulation film 3, a source electrode 6 and a drain electrode 7 provided to abut on the organic semiconductor film through the gate electrode 8 wherein at least one of the source electrode 6 and the drain electrode 7 abuts on the organic semiconductor film 2 through buffer layers 4 and 5 of inorganic substance.
本発明の有機電界効果トランジスタは、有機半導体材料からなる有機半導体膜２にゲート絶縁膜３を介して設けられたゲート電極８と、前記ゲート電極８をはさんで前記有機半導体膜に当接するように設けられたソース電極６およびドレイン電極７とを備えた有機電界効果トランジスタにおいて、前記ソース電極６および前記ドレイン電極７の少なくとも１方が、無機物からなる電荷注入層４、５を介して前記有機半導体膜２と当接していることを特徴とする。 - 特許庁 - To provide an EUV light exposure mask having no effect on the substantial reflection performance of a multilayer film 2 portion even if it is not stripped and in which the structure and material of a buffer film 4 are specified to have the essential function, i.e., the protective function of the multilayer film 2, and to provide a blank for producing the mask and a patterning method employing that mask.
基板１上に、露光光を反射する領域となる多層膜２を有し、前記多層膜２上に吸収用となるパターニングされた薄膜３、さらに前記多層膜２と吸収性薄膜の間に緩衝用となる薄膜４を有する極限紫外線露光用マスクにおいて、剥離しなくとも多層膜２部の実質的な反射性能への影響がなく、さらに本来の機能としての多層膜２の保護機能も有するように緩衝膜４の構造、材料が規定されたＥＵＶ露光用マスク、およびそれを作製するためのブランク並びにそのマスクを用いたパターン形成方法を提供する。 - 特許庁 - To provide an EUV light exposure mask having no effect on the substantial reflection performance of a multilayer film 2 part even if it is not stripped in which the structure and material of a buffer film 4 are specified to have the essential function, i.e. the protective function of the multilayer film 2, and to provide a blank for producing the mask and a patterning method employing that mask.
基板１上に、露光光を反射する領域となる多層膜２を有し、前記多層膜２上に吸収用となるパターニングされた薄膜３、さらに前記多層膜２と吸収性薄膜の間に緩衝用となる薄膜４を有する極限紫外線露光用マスクにおいて、剥離しなくとも多層膜２部の実質的な反射性能への影響がなく、さらに本来の機能としての多層膜２の保護機能も有するように緩衝膜４の構造、材料が規定されたＥＵＶ露光用マスク、およびそれを作製するためのブランク並びにそのマスクを用いたパターン形成方法を提供する。 - 特許庁 - There are various options, including common shares, preferred shares, preferred securities, subordinated debts and valuation profits on securities holdings. From the viewpoint of the quality of loss-absorbing buffers, there are several elements, such as stability, simplicity - simplicity also means visibility - and clarity. On the other hand, it is important how flexibly the loss-absorbing buffer can be acquired.
普通株、優先株、優先出資証券、そして劣後債務、あるいは有価証券の評価益、様々なものがあるわけですけれども、損失吸収バッファーとしてのクオリティ（質）に着目すると、吸収バッファーとしての存在の安定性、それから分かりやすさ、明確性、―分かりやすさというのは、目に見える分かりやすさというのもあるかと思いますけれども、―そういったことがいくつかの要素として入ってくると思いますけれども、他方で、いかに機動的にその損失吸収バッファーを調達し得るかといったことも重要だと思います。 - 金融庁 - When a congestion prediction signal is written to a BRM cell of VCA, the cell speed at which the buffer B is read is fixed to the current rate and a transmission source of an FRM packet is informed that congestion is predicted until a BRM cell where the congestion prediction signal is not written is received.
優先度Ｈのパケットをセル化したＶＣＡのセルを一時蓄積するバッファＡからピーク速度でセルを読み出し、優先度Ｌのパケットをセル化したＶＣＡのセルを一時蓄積するバッファＢからセル加速度またはセル加速比でセルをパケット単位で読み出し、バッファＡの出力セルとバッファＢの出力セルをパケット単位で多重化し、ラベルに対応するＶＰＤとして送出し、ＶＣＡのＢＲＭセルに輻輳予測信号が書き込まれているとき、輻輳予測信号が書き込まれていないＢＲＭセルを受信するまでバッファＢから読み出すセル速度を現在レートに固定するとともに、ＦＲＭパケットの送信元に輻輳予測有り通知を行う。 - 特許庁 - The method also includes a connection step of connecting the delay-adjusting buffers from the reference buffer in a tree-like state.
信号発生源のソースポイントとなるように，信号発生源に接続された基準バッファの位置を決定する基準バッファ位置決定工程と、前記基準バッファの駆動能力値に対応する直径をもつ同心円を描画し、前記同心円内に、前記信号発生源からの信号で駆動される最終段の素子が存在するか否かを判断する判断工程と、判断工程における判断結果に基づき、前記最終段の素子がこの同心円内に存在しない場合に、この同心円上の点に遅延調整バッファを配置する遅延調整バッファ位置決定工程と、前記基準バッファから前記遅延調整バッファをツリー状に接続する接続工程とを含むことを特徴とする。 - 特許庁
