「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 433 434 435 436 437 438 439 440 441 .... 476 477 次へ＞- An error flag determination section 20 determines the state of the error flag f_e in the data earlier in terms of time than the 1 bit digital signal D_R' for reproduction to be sent from a buffer 16 to the decoder 17, i.e. in a data column D_d for determination ought to be sent to the decoder 17 after, for example, the prescribed time.
エラーフラグ判断部２０は、バッファ１６からデコーダ１７に送られる上記再生用１ビットデジタル信号Ｄ_Ｒ’よりも時間的に前のデータ、例えば所定時間後にデコーダ１７に送られるべき判断用データ列Ｄ_ｄ中のエラーフラグｆ_ｅの状態を判断する。 - 特許庁 - In the case that the mode is selected, after starting compression encoding of the images of the first page, a control part 22 activates an IOT 20 before confirming that the compressed result can be settled in the buffer 14, makes an image expansion part 18 start expansion decoding and makes the IOT 20 start image formation.
このモードが選択された場合、制御部２２は１ページ目の画像の圧縮符号化を開始した後、その圧縮結果がバッファ１４に収まることを確認する前に、ＩＯＴ２０を起動し、画像伸長部１８に伸長復号処理を開始させ、ＩＯＴ２０に画像形成を開始させる。 - 特許庁 - In this model generation system, a circuit inside an FPGA is produced by use of buffer information and pin assignment information to be produced in circuit design by a VHDL file, and the IBIS model is output by use of an arranging/wiring tool provided from each vendor on the basis of the circuit.
本発明は、回路設計時に作成しなければならないピンアサイン情報とバッファ情報とを利用してFPGA内の回路をＶＨＤＬファイルで作成し、この回路に基づいて各ベンダから提供される配置配線ツールを用いてIBISモデルを出力させることにより、上記課題を解決する。 - 特許庁 - When information such as CSW and data is allocated so as to be transferred through an end point EP2, a buffer in which an EP2 region 14 (FIFO data storage area) and a CSW region 16 (randomly accessable status storage area) are prepared is provided.
１つのエンドポイントＥＰ２を介して転送される情報としてデータとＣＳＷとが割り当てられている場合に、ＥＰ２領域１４（ＦＩＦＯ設定のデータ記憶領域）とＣＳＷ領域１６（ランダムアクセス可能なステータス記憶領域）とが用意されるバッファを設ける。 - 特許庁 - A cushioning interior material 5 is formed using a three-dimensional mesh fabric 30 as a material having high air permeability, highly elastic deformation and high shock buffer obtained by connecting a face side net fabric to a lining net fabric knitted in a net texture by a connection yarn composed of a monofilament yarn so as to maintain a fixed interval.
ネット組織に編成された表ネット地と裏ネット地とをモノフィラメント糸からなる連結糸で一定間隔を維持するように連結してなる高通気性、高弾性変形性、高衝撃緩衝を有する立体メッシュ地３０を素材としてクッション性内装材５を形成する。 - 特許庁 - When a sequentially accessible CMOS camera 52 is used, images picked up by a specific linear imaging area 52ca of the CMOS camera 52 are stored in a memory (ring buffer) 53 by line, and a one-dimensional image is created by correcting an image read by line from the memory 53.
また、シーケンシャルアクセス可能なＣＭＯＳカメラ５２を用いる場合には、ＣＭＯＳカメラ５２の特定のライン状撮像エリア５２ｃａが撮像した画像をライン単位でメモリ（リングバッファ）５３に記憶させ、メモリ５３から１ラインずつ画像を読み出して補正を行い１つの１次元画像を作製する。 - 特許庁 - When a suction pump 74 connected to the fluid discharge passages 51a-51d via an opening and closing valve 26 is driven, the preservation liquid in all ink feeding tubes 14a-14d and buffer chambers 27a-27d can be almost simultaneously discharged, and fresh ink can be filled.
流体排出通路５１ａ〜５１ｄに開閉弁手段２６を介して接続した吸引ポンプ７４を駆動すると、全インク供給チューブ１４ａ〜１４ｄ及びバッファ室２７ａ〜２７ｄ内の保存液をほぼ同時に排出し、新しいインクを充満させることができる。 - 特許庁 - A buffer layer 12 composed of AlN, a channel layer 13 composed of undoped GaN, and a carrier supply layer 14 composed of AlGaN are sequentially formed on a substrate 11, and a cross-sectional V-shaped recessed portion 14b is formed on the upper part of the carrier supply layer 14.
基板１１の上にＡｌＮからなるバッファ層１２、アンドープのＧａＮからなるチャネル層１３及びＡｌＧａＮからなるキャリア供給層１４とが順次形成されており、キャリア供給層１４の上部には断面Ｖ字形状の凹部１４ｂが設けられている。 - 特許庁 - The device 10 to be supervised does not have an input part and a display part for setting time, but if receiving a data logging command from a PC 20 via a communication port 13, downloads logging data into the PC 20, starting from the logging data with the oldest time stamp recorded in a ring buffer 16.
被監視装置１０は、時刻設定のための入力部および表示部は有しないが、通信ポート１３を経由してＰＣ２０からのデータロギング命令を受信すると、リングバッファ１６に記録された最も古いタイムスタンプのロギングデータから順に、ＰＣ２０へダウンロードする。 - 特許庁 - In the case that TS packets are input to a partial TS buffer TS in the order shown in Fig.5A, for example, PAT and PMT that are present in TS originally are permuted to partial TS PAT and PMT and the partial TS PAT and PMT are newly inserted just before a video sequence header.
例えば図５Ａに示す順で、パーシャルTSバッファにTSパケットが入力された場合、同図Ｂに示すように、TSに元々存在していたPATおよびPMTがパーシャルTS用のPATおよびPMTに置換されるとともに、ビデオシーケンスヘッダの直前に、新たにパーシャルTS用のPATおよびPMTが挿入される。 - 特許庁 - The output circuit 500 for outputting a scan driving pulse DS which determines a start timing of mobility correction operation, and respective buffer transistors of the output circuit for a write driving pulse WS which determines an end timing, are arranged in a line in a major axis direction of ELA radiation.
移動度補正動作の開始タイミングを決定する走査駆動パルスDSを出力する出力回路５００と、終了タイミングを決定するサ書込駆動パルスWSを出力する出力回路４００の各バッファトランジスタを、ＥＬＡ照射長軸方向に一列に並べて配置する。 - 特許庁 - In a MA (memory access) stage, data (the head address of the interruption processing routine) loaded through a data bus 30 according to a set address outputted from an EXE (operation execution)/MA buffer 4 to an address bus 20 are directly supplied to a program counter 7 through multiplexers 9 10 without intervention of a command decode stage.
ＭＡステージの時に、ＥＸＥ／ＭＡバッファ４からアドレスバス２０に出力された設定アドレスに従って、データバス３０を介してロードされたデータ（割込処理ルーチンの先頭アドレス）を、命令デコードステージを介在させることなく、マルチプレクサ９，１０を介して直にプログラムカウンタ７に供給する。 - 特許庁 - From encoded image data stored in a buffer 120, a coefficient set extracting part 122 extracts low frequency side coefficients of the number corresponding to a reduction scale of the reduced image as a reduction coefficient set SMBn, and a DC coefficient extracting part 123 extracts only a DC coefficient DCn.
バッファ１２０に記憶した符号化画像データから、係数セット抽出部１２２は、縮小画像の縮小率に応じた個数の低周波側の係数を縮小係数セットＳＭＢｎとして抽出し、ＤＣ係数抽出部１２３は、ＤＣ係数ＤＣｎのみを抽出する。 - 特許庁 - A printer device 15 connected with plural terminal controllers 13 connected with mutually different host computers 12 so that mutual communication can be attained is provided with a queuing functioning part 26 having a buffer 25 for temporarily storing ticket issue information 35 from the terminal controller 13.
相互に異なるホストコンピュータ１２に接続された複数の端末制御装置１３に、相互に交信可能に接続されたプリンタ装置１５に、端末制御装置１３からの発券情報３５を一時的に格納するためのバッファ２５を有するキューイング機能部２６を設ける。 - 特許庁 - Based on the detection result of scene change and the information about complexity delivered from the complexity analysis means 104, the quantization width determination means 105 controls the quantization width when a moving image encoding means 106 encodes a recoded image stored in a buffer 107.
量子化幅決定手段１０５は、複雑度解析手段１０４から送出されたシーンチェンジの検出結果および複雑度に関する情報を基に、動画像符号化手段１０６がバッファ１０７に蓄積されている復号画像を符号化するときの量子化幅を制御する。 - 特許庁 - The data signals outputted from the data shift part 14 are outputted by mutually shifted by the 1/8 period of the input clock signal 16 as data signals 18-1-18-4 on respective signal lines of the data bus 18 via an output buffer 15 and transmitted to the host device.
データシフト部１４から出力されたデータ信号は、出力バッファ１５を経由して、データバス１８の各信号線上にデータ信号１８−１〜１８−４として相互に入力クロック信号１６の１／８周期ずつシフトして出力され、上位装置に送出される。 - 特許庁 - To provide a media gateway apparatus capable of mounting an event buffer function used for monitoring the service level of speech communication quality or the like even when assuming such large scale subscriber holding that call information to be handled increases by the increase of a subscriber holding capacity.
加入者収容数が増加することによって取り扱う呼情報が増加するような大規模加入者収容を想定した場合でも、通話品質等のサービスレベルを監視するために用いられるイベントバッファ機能を実装可能なメディアゲートウェイ装置を提供する。 - 特許庁 - To provide a technique for simultaneously analyzing a plurality of chemical reactions in one flow path by sending a liquid in the flow path disposed on a substrate with the continuousness of the flowing liquid split to inject various substances into the split reaction buffer liquid.
基板上に配設された流路内において、通流する液体の連続性を分断して送液し、分断された反応緩衝液に種々の物質を注入することにより、一つの流路内で複数の化学反応を同時に分析するための技術を提供することを主な目的とする。 - 特許庁 - The device is provided with a switch circuit 112 controlled by the coincidence-detection output, switching the data corresponding to the defective address in a sense amplifier circuit 104 to the data selected by the set number in the redundant sense amplifier circuit 105, and connecting it to a data input/output buffer 113.
その一致検出出力により制御されてセンスアンプ回路１０４の中の不良アドレス対応のものと冗長センスアンプ回路１０５のなかのセット番号により選択されたものとを切り換えてデータ入出力バッファ１１３に接続するスイッチ回路１１２を備える。 - 特許庁 - When a change in numeral relating to an input video signal exceeds a predetermined value, it is determined that the image has a scene change, and the numerals recorded in the frame buffer 127a are changed into predetermined numerals, such as a luminance value relating to the newly input video signal.
そして入力された映像信号に関する数値の変化が所定値を超える場合に、映像のシーチェンジが発生したと判断し、フレームバッファ１２７ａに記録している数値を、新たに入力された映像信号に関する輝度値等の所定の数値に変更する。 - 特許庁 - Since the adaptive variable length coding device 100 is capable of generating syntax elements any time at each time when coding respective syntax elements, a buffer for holding respective syntax elements is unnecessary, and parallel processing of coding of syntax elements is possible while suppressing an increase in the circuit scale.
また、適応的可変長符号化装置100は、各シンタックスエレメントの符号化のたびに随時シンタックスエレメントを生成することが可能となるので、各シンタックスエレメントを保持しておくためのバッファが不要になり、回路規模の増大を抑制しながら、シンタックスエレメントの符号化を並列処理することが可能となる。 - 特許庁 - To secure stable consecutive reproduction by preventing the occurrence of an overflow or an underflow of a reception buffer caused by the asynchronization of an operation clock in the case of receiving a packet transmitted through a network where transmission delaying fluctuation or a data loss can occur and reproducing sound and video.
伝送遅延ゆらぎやデータ損失が生じ得るネットワークを介して送信されてきたパケットを受信し、音声や映像を再生する場合に、動作クロックの非同期に起因して受信バッファのオーバーフローやアンダーフローが発生するのを防止して、安定した連続再生を確保すること。 - 特許庁 - To provide a fuel cell capable of obtaining a sufficient buffer capacity even in high output operation, sufficiently displaying the essential ability of an enzyme, and having high performance, when the enzyme is immobilized to at least one of a positive electrode and a negative electrode.
正極および負極の少なくとも一方に酵素が固定化されている場合に、高出力動作時にも十分な緩衝能を得ることができ、酵素が本来持っている能力を十分に発揮することができ、優れた性能を有する燃料電池を提供する。 - 特許庁 - A thin film of the tetragonal MgSiO_3 crystal is formed on a crystalline substrate (a silicon single crystal substrate or a substrate obtained by forming a buffer layer on the substrate) by the epitaxial growth of Mg and Si in an oxygen atmosphere using a PVD method (helicon wave reactive sputtering method or the like).
結晶質下地（シリコン単結晶基板又はその上にバッファー層を形成したもの）上に、Ｍｇ及びＳｉを酸素の雰囲気中でＰＶＤ法（ヘリコン波反応性スパッタリング法など）を用いてエピタキシャル成長させることにより、正方晶ＭｇＳｉＯ_３結晶の薄膜を形成する。 - 特許庁 - The analog buffer circuit comprises a source follower including an MOS transistor Q1, and capacitors C1 and C2 being connected in parallel between the gate and source of the MOS transistor Q1 and performs offset cancel by charging the capacitors C1 and C2 with a constant common potential Vref.
アナログバッファ回路は、ＭＯＳトランジスタＱ１を含むソースフォロアと、ＭＯＳトランジスタＱ１のゲート−ソース間に、それぞれ並列に接続されるキャパシタＣ１，Ｃ２とを有し、一定の共通電位Ｖｒｅｆによって当該キャパシタＣ１，Ｃ２を充電してオフセットキャンセルを行う。 - 特許庁 - Each component in the sample is separated by hydrophilic interaction chromatography using a mixed solution of a high concentration of an organic acid buffer solution (for example, ammonium acetate) and an organic solvent (for example, acetonitrile) as a mobile phase and detected by a mass spectrometer provided with an electrospray ionization interface.
高濃度の有機酸緩衝液（例えば酢酸アンモニウム）と有機溶媒（例えばアセトニトリル）との混合液を移動相とした親水性相互作用クロマトグラフィにより試料中の各成分を分離し、エレクトロスプレイイオン化インタフェイスを備えた質量分析計により検出する。 - 特許庁 - The copper-containing alloy material is immersed into an etchant which is prepared by adding an organic acid forming a complexing agent to the lead and the complexing agent having high complex ion formability and has neutral or weakly acidic buffer action and the lead particles existing on the surface of the copper-containing alloy material are removed.
鉛含有銅合金材を、鉛と錯イオン形成能力の大きい錯化剤に錯化剤を形成する有機酸を加えた中性もしくは弱酸性の緩衝作用を持つエッチング液に浸漬し、前記鉛含有銅合金の表面に存在する鉛粒子を除去する。 - 特許庁 - A character string likelihood calculating means 204 generates a character string structure dictionary obtained by combining correspondence dictionary information in a character structure dictionary 211 with correspondence dictionary information in an inter-character dictionary 212 in each recognition candidate character string in the buffer 209 to collate the character string structure dictionary with the input stroke string.
文字列尤度計算手段２０４はバッファ２０９内の認識候補文字列毎に、文字構造辞書２１１中の対応辞書情報と文字間構造辞書２１２中の対応辞書情報とを組み合わせた文字列構造辞書を生成して入力ストローク列と照合する。 - 特許庁 - With the alkaline battery 1 with an opening of a positive electrode can 2 sealed with a sealing part including a negative electrode terminal 8 through a gasket, a porous and permeable matter is interposed between the gasket 7 and the negative electrode terminal 8 as a buffer material 20 for restraining leaking out of alkaline electrolyte solution.
ガスケット７を介し、負極端子８を含む封口部で正極缶２の開口部を密閉したアルカリ乾電池１において、前記ガスケット７と前記負極端子８の間に多孔性で通気性のある物質を介在してアルカリ電解液の噴出を抑制するための緩衝材２０とした。 - 特許庁 - Besides, in the frame period, texture data in a data memory 18 is read by updating DMA 34 in the remaining period after the end of the plotting processing and read texture data is written in the texture buffer 30.
従って、描画処理が中断されることはなく、画像表示を中断させたり表示画像が停止したりすることもなく、少ない容量のテクスチャバッファメモリに対してテクスチャデータの書き換えを行うことができ、１つのシーンにおいて見かけ上多くのテクスチャデータを利用して描画することができる。 - 特許庁 - In this image forming apparatus installed by connecting a plurality of attachments to a main body, a bitmap image B0 which imitates an entire configuration combining the main body and the attachments is stored in a memory as display data, and the display data are transferred to a buffer memory for a first time only.
本体部に対して複数の付属部を連結して設置される画像形成装置において、本体部と付属部とを合わせた全体の形態を模したビットマップ画像Ｂ０を表示データとしてメモリに格納しておき、最初の１回だけ表示データをバッファメモリに転送する。 - 特許庁 - An arithmetic circuit 23 executes the AND operation of the output signal 115 of an inverter(INV) 15 and outputs a second clock signal 117 of a duty different from that of a first clock signal 116 outputted from a buffer circuit 19.
演算回路２３は、遅延回路２１の出力信号１１１ａと、インバータ（ＩＮＶ）１５の出力信号１１５の論理積演算を行い、バッファ回路１９から出力される第１のクロック信号１１６とデューティの異なる第２のクロック信号１１７を出力する。 - 特許庁 - The buffer member 81 on the screw shaft 72 side is formed into a U-shape to hold a support pedestal part 80, and thereby receives the torque T and axial force J.
駆動モータ７１の減速装置７１ｂをねじ軸８２の軸方向両側からゴム製の緩衝部材８１，８５で挟み込み、かつねじ軸７２側の緩衝部材８１はコ字形に形成して支持台座部８０を挟み込むことにより上記トルクＴと軸力Ｊを受ける構成とする。 - 特許庁 - In such a communication system, data are transmitted for each communication timing, responsiveness in the data retransmission is improved, further, a transmission buffer 15t is capable of storing transmitting data for one time of transmission, and memory consumption is not increased, either.
この通信システムによれば、各通信タイミング毎にデータの伝送を行うことができると共に、データ再送信の応答性を向上させることができ、更に、送信バッファ１５ｔは、１回分の送信データを蓄積可能なもので良く、メモリ消費量を増加させることもない。 - 特許庁 - When a change in numeral relating to an input video signal exceeds a predetermined value, it is decided that the picture has scene change and the numerals recorded in the frame buffer 127a are changed into predetermined numerals, such as a luminance value relating to the newly input video signal.
そして入力された映像信号に関する数値の変化が所定値を超える場合に、映像のシーチェンジが発生したと判断し、フレームバッファ１２７ａに記録している数値を、新たに入力された映像信号に関する輝度値等の所定の数値に変更する。 - 特許庁 - When a buffer congestion state has taken place in a packet subscriber processor (PPM), the processor transmits a regulation notification, together with an existing signal to a packet gate relay processor (PGW) and a packet gate relay processor for mobile message (M-PGW) to be connected.
パケット加入者系処理装置（ＰＰＭ）においてバッファ輻輳状態になった場合、接続するパケット関門中継処理装置（ＰＧＷ）及び移動メッセ一ジ用パケット関門中継処理装置（Ｍ−ＰＧＷ）に対して、規制通知を既存信号に相乗りさせて送信する。 - 特許庁 - In addition, a stage piling buffer shelf 14 has a feed mechanism for mounting the pallet positioned thereon to the adjacent lift device 12 and the vertically and horizontally feeding shelf 16 in any one direction of the horizontal and orthogonal two directions and a shift mechanism for shifting the unoccupied pallet positioned thereon in stage piling upward.
また、段積みバッファ棚は、その上に位置するパレットを隣接するリフト装置又は縦横送り棚に水平かつ直交する２方向のうちいずれか１方向に移載する送り機構２０とその上に位置する空パレット１ａを上方に段積みしてシフトするシフト機構２２とを有する。 - 特許庁 - The image coding circuit 120 codes an image signal received from an image input terminal 122 according to a control method of which the output code quantity control circuit 150 informs while controlling the quantity of the outputted image coding data and stores the coded signal to the image coding data storage buffer 121.
画像符号化回路１２０は、画像入力端子１２２より入力された画像信号を、出力符号量制御回路１５０が通知する制御方法に従い、出力する画像符号化データの量を制御しながら符号化し、画像符号化データ格納バッファ１２１へ格納する。 - 特許庁 - An epitaxial growth layer 13 consisting of the group III nitride semiconductor is formed through a buffer layer 12 on a sapphire substrate 11 which has a surface A (a surface parallel to C axis of sapphire single crystals) as its main surface, and a gate electrode 16, source electrode 15, and drain electrode 17 are formed on it.
Ａ面（サファイア単結晶Ｃ軸に平行な面）を主面とするサファイア基板１１上に、バッファ層１２を介してIII族窒化物半導体からなるエピタキシャル成長層１３を形成し、その上にゲート電極１６、ソース電極１５およびドレイン電極１７を形成する。 - 特許庁 - A bit rate estimating means 13 inputs the accumulated data amount from the data buffer 10 and a target data amount from a target data amount display means 12, calculates a target deviation amount on the basis of the data amounts, and applies proportional, integrating and differential operations to estimate a bit rate.
ビットレート推定手段１３が、データバッファ１０から蓄積データ量を、目標データ量表示手段１２から目標データ量を入力し、これらのデータ量に基づいて目標偏差量を算出し、比例、積分及び微分演算を施してビットレートを推定する。 - 特許庁 - This semiconductor memory includes a storage section 104, a buffer circuit 106 for inputting each bit signals of data from the storage section 104, and an I/O wiring 108 which is closely extended on a semiconductor substrate with interval and to guide the bit signal to the outside of the device.
記憶部１０４と、記憶部１０４からのデータの各ビット信号を入力とするバッファ回路１０６と、前記ビット信号を装置外部に導くべく半導体基板上に間隔をおき近接して延在しバッファ回路１０６の出力に接続されたＩ／Ｏ配線１０８とを含んでいる。 - 特許庁 - The arithmetic unit 102 adds a feedback signal from a second stage AD converter 114 and subtracts a feedback signal outputted from the coefficient buffer 104 which multiplies the output of the delay unit 103 by a coefficient α and a feedback signal from the delay unit 105.
このとき、演算器１０２においては、２段目のＤＡ変換部１１４からの帰還信号が加算されるとともに、遅延器１０３の出力に係数バッファ１０４にて係数αを乗じた帰還信号と遅延器１０５からの帰還信号がそれぞれ減算される。 - 特許庁 - The semiconductor device has a memory cell array, an output buffer that receives data from the memory cell array and outputs the data received from the memory cell array in response to a latency signal, and a latency circuit that generates the latency signal in response to CAS latency and a read-out signal.
メモリセルアレイ、メモリセルアレイからデータを受信し、レイテンシ信号に応答してメモリセルアレイから受信されたデータを出力する出力バッファ及びＣＡＳレイテンシと読出し信号に応答してレイテンシ信号を発生させるレイテンシ回路を備える半導体メモリ装置である。 - 特許庁 - To secure stable conduction for a long period since conductive resistance is lower at a connected part of a flexible pipe and to buffer vibration at the connected part of the flexible part in a gooseneck type microphone apparatus constituted by supporting a microphone unit by a strut including the flexible pipe in one part.
一部分にフレキシブルパイプを含む支柱によりマイクロホンユニットを支持してなるグースネック型のマイクロホン装置において、フレキシブルパイプの連結部分で導電抵抗が低く長期にわたって安定した導通が確保できるとともに、フレキシブルパイプの連結部分で振動が緩衝されるようにする。 - 特許庁 - The electrode films 12a and 14a which are laminated via the buffer layer 40 are baked, thereby the dielectric composite which is contained in the electrode films 12a and 14a is diffused into portion between electrode films 12a and 14a, and therefore the dielectric layer 10 is formed between the electrode films 12a and 14a.
バッファ層４０を介して積層された電極膜１２ａ，１４ａを焼成し、電極膜１２ａ，１４ａに含まれる誘電体組成物を、電極膜１２ａ，１４ａの間に拡散させ、電極膜１２ａ，１４ａの間に誘電体層１０を形成する。 - 特許庁 - At an altered RC network listing step 2, the insertion of a buffer and enhancement of the driving capacity of a drive side transistor (enlargement of transistor size) are effected for all RC networks determined previously while taking account of the inclination of an input waveform and an RC network of minimum path delay is determined.
次に、変更ＲＣネットワーク列挙ステップ２で、先に求めた全てのＲＣネットワークに対して、入力波形の傾きを考慮してバッファの挿入、駆動側トランジスタの駆動能力の向上（トランジスタサイズの拡大）を実施し、各々ＲＣネットワークで最小のパス遅延のものを求める。 - 特許庁 - When the comparison part 8b detects matching of the counted value and the counted value of the second counter 8a an address information calculation part 5 inputs address information in the buffer 3 of the compression frame specified by the counted value from an address detection part 8c and calculates the address information on a flash memory 11 of the specified frame.
比較部8bがそのカウント値と第二のカウンタ8aのカウント値との一致を検出した時、アドレス情報算出部5は、そのカウント値で特定される圧縮フレームのバッファ3でのアドレス情報をアドレス検出部8cから入力し、その特定フレームのフラッシュメモリ11上のアドレス情報を算出する。 - 特許庁 - To provide a lubricant for a rotary kiln having high buffer effects and allowing decreasing and dispersing a load without causing spontaneous ignition even when the surface temperature of the shell becomes high and being pressed out to outside by a contact load and a method for lubricating the kiln.
シェルの表面温度が高温になっても自然着火することがなく、接触荷重によって外部へ押し出されることもなく、緩衝効果が高くて荷重負担の減少および分散を図ることができるロータリキルン用潤滑剤およびその潤滑方法を提供すること。 - 特許庁 - Since the print data cannot be processed during the period T even if the CPU is interrupted under full state of the print data buffer, the CPU can ensure a longer time for processing other than interruption by forbidding a useless interruption during the period T and can perform various kinds of processing.
期間Ｔでは、印刷データバッファがフル状態であって割込みがかかっても印刷データの処理はできないから、この期間Ｔでの無駄な割込みを禁止することで、ＣＰＵは割込み以外の処理に費やす時間を長く確保することができ、種々の処理を行えるようになる。 - 特許庁 - To provide an interface controller, a read access control method, and an information processor having the interface controller capable of memory read access avoiding an overflow of a receiving buffer, while maintaining versatility as the processor without applying a load to an issuer of a read request.
リードリクエストの発行者に負荷を与えることなく、かつ、装置としての汎用性を維持するとともに、受信バッファのオーバーフローを回避したメモリリードアクセスを可能とするインタフェースコントローラ、リードアクセス制御方法及び該インタフェースコントローラを備える情報処理装置を提供することである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
