「cache memory」を含む例文一覧(2237)
＜前へ 1 2 .... 34 35 36 37 38 39 40 41 42 .... 44 45 次へ＞- A data readout instruction is extended so that a controller 100 not only reads data but also instructs the duplication of data to a cache memory 106 in an HDD 101.
データ読み出し命令を拡張して、コントローラ１００がデータを読み出すだけでなく、ＨＤＤ１０１内のキャッシュメモリ１０６へのデータの複製もコントローラが指示できるようにする。 - 特許庁 - To provide a computer system without the need of mounting a cache memory of a large capacity while achieving performance improvement by acceleration and facilitating independent performance design for each function.
高速化による性能向上、および機能ごとの独立性能設計の容易化を実現しつつ、大容量のキャッシュメモリの搭載を必要としない計算機システムを提供する。 - 特許庁 - The control module is configured to provide the control word to an output of the transform function, to bypass the transform function, and to improve the computational efficiency if the control word is found in the cache memory.
制御モジュールは、制御語がキャッシュメモリで発見される場合、制御語を変換関数の出力に提供し、変換関数を迂回し計算効率を高めるように構成される。 - 特許庁 - Next, the instruction controller 10 decides whether or not there is a free space for two or more entries in an MIB in the L1 cache memory when it is decided that there is a free space in the instruction buffer.
続いて、命令制御装置は、命令バッファに空きがあると判定された場合に、Ｌ１キャッシュメモリ内のＭＩＢに少なくとも２エントリ以上の空きがあるか否かを判定する。 - 特許庁 - To prevent a CPU or the like including a cache memory in the inside from writing or reading image data or the like from a storage to eliminate the necessity of flash processing or the like, and to increase the speed of data processing.
内部にキャッシュメモリを含むＣＰＵ等に、ストレージからの画像データ等の書込、読出を行わせないようにして、フラッシュ処理等の必要性を無くし、データ処理の高速化を図る。 - 特許庁 - This directory is a divided non-dense directory for a distributed shared memory multi-processor system in which plural nodes are provided, and each node includes plural processors, and each processor has a related cache.
多数のノードを伴い、各ノードが複数のプロセッサを含み、各プロセッサが関連キャッシュを有する、分散共有メモリ・マルチプロセッサ・システムのための分割疎ディレクトリを提供する。 - 特許庁 - In a step S14, a piece of processing corresponding to a command inputted in a step S12 is performed by using the variables and stack area stored in the cache memory in the step S6.
ステップＳ１４において、ステップＳ１２で入力された指令に対応する処理が、ステップＳ６でキャッシュメモリ１１Ａに読み込まれた変数およびスタックエリアを使用して実行される。 - 特許庁 - When the virtual machine is migrated, a hypervisor 160 of a virtual machine server 100 transmits information of a register and a cache memory of a CPU of the virtual machine, to a virtual machine server 200 as a migration destination.
仮想マシンを移行させる際に、仮想マシンサーバ１００のハイパーバイザ１６０は、仮想マシンのＣＰＵのレジスタとキャッシュメモリの情報を移行先である仮想マシンサーバ２００に送信する。 - 特許庁 - The distribution system for WWW contents has a WWW server 10 that gives a notice of updating the WWW contents to a Proxy 20 and triggers the updating cache memory of the Proxy server with the notice.
ＷＷＷサーバ１０がプロキシサーバ２０にＷＷＷコンテンツの更新を通知し、プロキシサ−バ２０はその更新通知をトリガにしてキャッシュの更新をおこなう。 - 特許庁 - The cached code B1 is executed, whereby a code APP that is a boot code is read from the storage part 110 to the buffer part 120, and retained in the cache memory while changing the base address.
そして、キャッシュされたコードＢ１を実行することにより、ブート・コードであるコードＡＰＰをストレージ部１１０からバッファ部１２０に読み込み、ベース・アドレスを変更してキャッシュ・メモリに保持する。 - 特許庁 - An internal memory or a local session database cache conserves a TCP/IP session information database, and can conserve a storage information session database to an active session of special number.
内部メモリ又はローカルセッションデータベースキャッシュは、ＴＣＰ／ＩＰセッション情報データベースを保存し、また、特定数のアクティブセッションに対するストレージ情報セッションデータベースも保存することができる。 - 特許庁 - Consequently, the need to check the parity of address data read out of respective memory blocks 41 to 416 of an address cache RAM 4 is eliminated to greatly decrease circuits which check the parity.
これによって、アドレスキャシュＲＡＭ４のそれぞれのメモリブロック４_1 〜４_16から読み出されたアドレスデータのパリティチェックが不要となり、パリティチェックを行う回路を大幅に削減することができる。 - 特許庁 - To provide the HIT/MISS-by-WAY counter which measures the use and operation efficiency of a cache memory composed of more than one WAY and its counting method.
複数のＷＡＹから構成されるキャッシュメモリにおいて、その使用および動作効率を測定するＷＡＹ別ＨＩＴ/ＭＩＳＳカウンタおよびそのカウント方法を提供する。 - 特許庁 - This hybrid storage device is provided with two storage regions such as a disk and a non-volatile solid memory, which are respectively provided with a disk cache region CA, a system region SA and a user region UA.
ハイブリッド記憶装置は、ディスク及び不揮発性固体メモリの２つの記憶領域を有し、いずれもディスクキャッシュ領域ＣＡ、システム領域ＳＡ、ユーザ領域ＵＡを有する。 - 特許庁 - To provide a data processor capable of selecting a mode for performing access to a cache memory in executing a read instruction in response to the content of an instruction to be executed posterior to the read instruction.
読み出し命令の後に実行される命令の内容に応じて、読み出し命令の実行時にキャッシュメモリにアクセスするモードを選択可能なデータ処理装置を提供する。 - 特許庁 - To provide a method for realizing read cache control using the space of a buffer memory divided into segments so as to be managed by exclusive hardware.
本発明の目的は、セグメントで分割管理したバッファメモリの空間を用いたリードキャッシュ制御を専用のハードウェアによって実現することを可能にする手段を提供する事である。 - 特許庁 - The once established power supply Vcc is subjected to self-maintaining during operation in which information recorded only in the cache memory of the part 28 is entirely recorded on an MO disk in a nonvolatile manner.
そして、一旦確立した電源Ｖｃｃは、ＭＯドライブ部２８のキャッシュメモリにのみ記録された情報が総てＭＯディスクに不揮発的に記録される作動中は自己保持される。 - 特許庁 - On a cache mishit of the preceding command, data of one line including data accessed by the preceding command is divided into a plurality of blocks, and they are written into a data array 112 from a main memory 2.
先行命令のキャッシュミスを契機として先行命令がアクセスするデータを含む１ライン分のデータを複数のブロックに分割して順次メインメモリ２からデータアレイ１１２に書き込む。 - 特許庁 - To provide a quick starting apparatus that reduces the time from power-on to completion of system starting, in a system including a cache memory between a CPU and a main storage.
ＣＰＵと主記憶装置との間にキャッシュメモリを備えるシステムにおいて、電源投入からシステム起動完了までの時間を短縮することができる起動高速化装置を提供する。 - 特許庁 - In a cache memory area 23a of a client terminal 11, the common image and the unique images to be displayed are stored, with the unique images in the order of their priorities.
クライアント端末１１のキャッシュメモリ領域２３ａには、共通画像と表示すべき固有画像とともに、優先順位が高い順番に優先して固有画像が記憶される。 - 特許庁 - Processing in the local memory 16, such as address management and destruction of cache block copies 32, is performed by reference to an address translation table 34, a bank reference table 38 and a generation number table 39.
ローカルメモリ１６内でのアドレス管理、キャッシュブロックのコピー３２の破棄時の処理等はアドレス変換テーブル３４、バンク間参照テーブル３８、世代番号テーブル３９を参照して行う。 - 特許庁 - To exert the original performance of a cache by making the full bit of a tag address be a valid value regardless of memory capacity.
メモリ容量に関わらずＴａｇアドレスが常に全ｂｉｔ有効値となり、キャッシュ本来の性能を発揮することができるキャッシュ制御方法およびキャッシュコントローラを提供する。 - 特許庁 - Then, during a compression recording, sound data stored in the recording area for non-compressed data is read out and sounds are outputted via a sound cache memory 12B and a D/A converter.
そして圧縮記録中に、非圧縮データ用記録領域に蓄積された音声データが読み出され、音声キャッシュメモリ１２ＢおよびD/Aコンバータを介して音声出力される。 - 特許庁 - This method and system are for managing stored software state information such as cache memory contents and address conversion information which are not important for executing a process inside a processor.
プロセッサ内のプロセスを実行するために重要でないキャッシュメモリ内容およびアドレス変換情報等、ストアされたソフト状態情報を管理するための方法およびシステムを開示する。 - 特許庁 - The constitution for the instruction prefetch can be actualized simply by a control mechanism by the address tag of a cache memory and a read/write pointer control mechanism by the counter of a FIFO buffer.
上記命令プリフェッチのための構成は、キャッシュメモリのアドレスタグによる制御機構やＦＩＦＯバッファのカウンタによるリード・ライトポインタ制御機構よりも簡素に実現することが可能である。 - 特許庁 - To provide a map update system capable of shortening a time needed for map update processing by efficiently using a memory of a limited capacity and ensuring a cache area.
限られた容量のメモリを効率的に利用してキャッシュ領域を確保することにより、地図の更新処理に要する時間を短縮することが可能な地図更新システムを提供する。 - 特許庁 - Then, when data consecutive to the data as the object of the read request is stored in the cache memory 51, a storage area with the consecutive data stored therein is rewritten.
その際、リードリクエストの対象であるデータに連続するデータがキャッシュメモリ５１内に格納されている場合に、その連続するデータが格納された記憶エリアを書き換え対象とする。 - 特許庁 - To make a response to a data access request from a computer faster by improving the prediction precision of the data access request and increasing the use efficiency of a cache memory.
コンピュータからのデータアクセス要求に対する予測精度を向上してキャッシュメモリの利用効率を改善することにより、このアクセス要求への応答の一層の高速化を図る。 - 特許庁 - Then, a synthesized voice is reproduced by performing a prescribed processing to the selected sound piece data and the waveform data supplied by the sound processing part 41 by the portion which can be stored in a cache memory simultaneously.
そして、選択した音片データや、音響処理部４１に供給させた波形データに、キャッシュメモリに一度に記憶可能な分ずつ所定の処理を施して、合成音声を再生する。 - 特許庁 - When the key of a keyboard 6 is depressed, the audio data stored in the audio cache memory 4a are output, and decoding is started from the frame N by playback processing (S11).
そして、鍵盤６の鍵が押鍵された場合に、再生処理（Ｓ１１）によって、オーディオキャッシュメモリ４ａに記憶された音声データを出力すると共に、第Ｎフレームから復号を開始する。 - 特許庁 - The host computer 20 reads the corresponding data from the cache memory by the address and the size, generates a second CRC code and compares it with the previously informed first redundant code (B5 to B8).
ホストコンピュータ２０は、このアドレス、サイズによりキャッシュメモリから対応するデータを読み出して第２のＣＲＣコードを生成し、先に通知された第１の冗長コードと比較する（Ｂ５〜Ｂ８）。 - 特許庁 - To generate one or plural prefetch requests related to arbitrary address direction and arbitrary stride width by a cache controller itself on the basis of an access request issued from a processor to a main memory.
キャッシュコントローラが自ら、プロセッサから主記憶に対して発行するアクセス要求を基に任意のアドレス方向、任意のストライド幅の一つあるいは複数のプリフェッチ要求を生成する。 - 特許庁 - An optimization part 32 analyzes an intermediate language text converted by a source analyzing part 31 from a source program to be executed by an information processor 40 on which a cache memory with a sector function is loaded.
最適化部３２は、セクタ機能付きキャッシュメモリを搭載する情報処理装置４０にて実行されるソースプログラムからソース解析部３１が変換した中間言語テキストを解析する。 - 特許庁 - This device is provided with a main storage section consisting of plural banks and a sub-storage section functioning as a cache memory, and constituted so that bi-directional data transfer can be performed between the main storage section and the sub-storage section.
複数のバンクからなる主記憶部とキャッシュメモリとして機能する副記憶部とを有し、主記憶部と副記憶部との間で双方向のデータ転送が可能なように構成される。 - 特許庁 - A compression status bit cache provides on-chip availability of compression status bits used to determine how many bits are needed to access a potentially compressed block of memory.
圧縮状態ビットキャッシュは、メモリの潜在的な圧縮ブロックにアクセスするのにどれほど多くのビットが必要かを決定するのに使用される圧縮状態ビットのオンチップ利用を与える。 - 特許庁 - A CPU 7 sends an instruction to a read/write control part on the basis of respective managing data, for example, and during the idle time of processing, data are read out of a cache memory and written onto a disk.
ＣＰＵ７は、例えば各管理データに基づいてリード／ライト制御部に指示を送り、処理の空き時間にキャッシュメモリからデータを読み出してディスクに対してデータの書き込みを行う。 - 特許庁 - When a write command is issued to the HDD while the HDD is being shut down after the cache memory is shut down, information and an identifier of the write command are stored in the dedicated file.
キャッシュメモリがシャットダウンされた後、ＨＤＤがシャットダウンされる間にＨＤＤに書込みコマンドが発せられた場合には、専用ファイルに書込みコマンドの情報と識別子を格納する。 - 特許庁 - Attribute bits indicating that a program has recently checked that a block of memory is appropriate for the current portion of the program to access, indicating that the program has analyzed this block of memory by a performance monitoring tool, or having properties such as access right are included in a cache memory line, and correspond to only one software thread of the program having multisoftware threads.
プログラムが現在アクセスしようとする部分に対して、メモリブロックが適切であることをチェックしたこと、性能モニタリングツールによってそのメモリブロックを分析したこと、あるいはアクセス権のようなプロパティを示す属性ビットを、キャッシュメモリラインに持ち、マルチソフトウェアスレッドを有するプログラムの唯一のソフトウェアスレッドに対応する。 - 特許庁 - A cache memory 16 having a management information preserving area 16A and an actual data area 16B and a large capacity storage device 17 for storing the actual file data are hierarchically connected to a main memory 13, and the main memory 13 is provided with hierarchy storage managing software 20 for operating hierarchical storage management.
メインメモリ１３に対して管理情報保存領域１６Ａと実データ領域１６Ｂを備えたキャッシュメモリ１６、及び実際のファイルデータを記憶してなる大容量記憶装置１７が階層接続され、上記メインメモリ１３内に階層記憶管理を行なう階層記憶管理ソフトウェア２０が設けられる。 - 特許庁 - The cache memory which caches data by a plurality of processors and reads out the cached data to the processors and writes the data from the processors is provided with a data memory 404 for storing cached data, a tag memory for managing the stored data for every read-out processor, and an input/output control section 401.
複数のプロセッサによってデータがキャッシュされ、キャッシュされたデータをプロセッサに読み出すと共にプロセッサからデータを書き出すキャッシュメモリを、キャッシュされたデータを保存するデータメモリ４０４、保存されているデータを、読み出したプロセッサごとに管理するタグメモリ及び入出力制御部４０１で構成する。 - 特許庁 - When it becomes necessary to transfer read-requesting data to the cache memory 104, the data stored in the address before the read- requesting data are read out from a disk through a head and transferred to the cache memory 104 during the waiting time for disk rotation after completion of the seeking in a track where the read-requesting data are stored till when the head actually accesses the read-requesting data.
リード要求データをキャッシュメモリ１０４に転送する必要が生じた場合に、リード要求データが格納されているトラックへのシークを終了後、実際にヘッドが該リード要求データにアクセスするまでにかかるディスク回転待ち時間に、該リード要求データより前のアドレスに格納されているデータを、ヘッドを通じてディスクから読み出してキャッシュメモリ１０４に転送する。 - 特許庁 - Before an output processing part 712 controls the outline font generation part 711 to make the outline font generation part 711 generate character data, a determination part 714 determines whether the character data to be generated are stored in a cache memory part 75 or not based on attribute information relating the character data including color information and attribute information stored in the cache memory part 75.
判定部７１４は、出力処理部７１２がアウトラインフォント生成部７１１を制御してアウトラインフォント生成部７１１に文字データを生成させる前に、色情報を含む当該文字データに関連する属性情報とキャッシュ記憶部７５に保存されている属性情報とに基づき、生成しようとする文字データがキャッシュ記憶部７５に保存されているか否かを判定する。 - 特許庁 - A data access processing determination part 340 determines, based on the determined access tendency, data access processing containing at least one of processing accompanying an access to cache memory for reading/writing data designated by the current access command and processing accompanying an access to cache memory for data in an area near an area designated by the current access command.
データアクセス処理決定部３４０は、判定されたアクセスの傾向に基づき、現アクセスコマンドによって指定される読み出し／書き込みデータを対象とするキャッシュメモリへのアクセスを伴う処理及び現アクセスコマンドの指定する領域の近傍の領域のデータを対象とするキャッシュメモリへのアクセスを伴う処理の少なくとも一方を含むデータアクセス処理を決定する。 - 特許庁 - On receiving the broadcast memory access request, the system controller of another node outputs the cache state included in the tag information corresponding to the space x to the system bus, gives a request to its follower processor or memory for a necessary process based on the state of the cache existing on the system bus and returns a response to the system controller of a master after the requested process is over.
ブロードキャストされたメモリ・アクセス要求を受け取った他のノードのシステム・コントローラは、メモリ空間ｘに対応するタグ情報が持つキャッシュ状態をシステム・バス上に出力し、次いでシステム・バス上のキャッシュの状態を参照して配下のプロセッサ又はメモリに対して必要な処理を要求し、要求した処理が終了した後にマスタのシステム・コントローラに対して応答を返す。 - 特許庁 - The HDD 4 reads a FAT on the disk 11 to a memory 19 inside the HDD corresponding to a mode switching instruction from the host device 2, tentatively writes the data in the disk cache area, refers to the FAT read to the memory, and moves the data to a user area.
ＨＤＤ４は、ホスト装置２からのモード切替命令に応じてＨＤＤ内のメモリ１９にディスク１１上のＦＡＴを読み込み、ディスクキャッシュ領域に一旦データを書き込み、メモリに読み込まれたＦＡＴを参照してユーザエリアにデータを移動させる。 - 特許庁 - A control part 11 allocates a part of the nonvolatile semiconductor memory 14 to a logical address space so that it is used as a storage area of actual data, and uses other part of the nonvolatile semiconductor memory 14 as a nonvolatile cache area of the storage part 16.
そして、制御部１１は、不揮発性半導体メモリ１４の一部を、実データの記憶領域として使用すべく論理アドレス空間に割り当て、当該不揮発性半導体メモリ１４のその他の一部を記憶部１６の不揮発性キャッシュ領域として使用する。 - 特許庁 - The data control circuit 220 comprises a data migration control function of migrating data via debugging ports of the volatile memories (embedded memory 210b, cache memory 210c) for storing data processed in the electronic circuit 210.
本発明に係るデータ制御回路２２０は、電子回路２１０で処理されるデータを格納する揮発性メモリ（図１８では混載メモリ２１０ｂとキャッシュメモリ２１０ｃ）のデバッグ用ポートを介して、そのデータを退避するデータ退避制御機能を備えて成る構成とされている。 - 特許庁 - To provide a processor system allowing prevention of reduction of system performance without drastically expanding circuit size when a defect is present in a part of a word line of an SRAM (Static Random Access Memory) used for a cache memory or even when a part of the word line fails.
キャッシュメモリに使用されるＳＲＡＭのワードラインの一部に欠陥がある場合やワードラインの一部が故障してしまった場合であっても、回路サイズを大幅に拡大することなく、システム性能の低下を防止することができるプロセッサシステムを提供すること。 - 特許庁 - When the developing section 2 develops a specified image having the same attributes subsequently, reference information of the compressed image in the cache memory area 6 is stored in the spool memory area 5 and developing and compression are not performed.
その後の展開部２による画像への展開時に、同じ属性を有する特定の画像に展開される場合には、キャッシュ記憶領域６内の圧縮画像を参照する参照情報をスプール記憶領域５に記憶させ、展開処理及び圧縮処理を行わない。 - 特許庁 - This storage device is provided with a main recording medium, the nonvolatile memory used as the cache of the main recording medium, and including a fixed area and a nonfixed area according to fixation of the data, and a block control part for controlling a physical block allocated to the nonvolatile memory, by a virtual address.
主記録媒体、主記録媒体のキャッシュとして使われ、データの固定如何によって固定領域及び非固定領域を含む不揮発性メモリ、不揮発性メモリに割当てられる物理ブロックを仮想アドレスによって管理するブロック管理部と、を備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
