「cache memory」を含む例文一覧(2237)
＜前へ 1 2 .... 32 33 34 35 36 37 38 39 40 .... 44 45 次へ＞- In the case that the additional information indicates that "the error is not present", the presence/absence of the uncorrectable error is detected, and the additional information indicating the result of the detection and the cache memory is added.
上記付加情報が「エラーが無い」を示す場合に、訂正不能なエラーの有無を検出すると共に、該検出の結果とキャッシュメモリとを示す付加情報を付加する。 - 特許庁 - The close reference is abolished when document identifiers relating the documents 206 to 210 saved in the cache memory become absent in a document stack 202.
強い参照が廃止されるのは、キャッシュ・メモリに保存されるドキュメント２０６〜２１０に関連するドキュメント識別子がドキュメント・スタック２０２に存在しなくなったときである。 - 特許庁 - An access request to the cache memory part 7 which is issued through the shared access path 10 is controlled so that a read access and a write access are alternately issued.
そして、この共有するアクセスパス１０を経由して発行されるキャッシュメモリ部７へのアクセス要求がリードアクセス、ライトアクセス交互に発行されるように制御する。 - 特許庁 - The instruction expansion circuit expands compressed instruction data CID recovered from the compressed instruction data memory and forms program instructions which are supplied to the instruction cache.
命令伸張回路は圧縮命令データメモリから回復された圧縮命令データＣＩＤを伸張して命令キャッシュに供給されるプログラム命令を形成する。 - 特許庁 - To provide an image plotting device, an image plotting method and a program for reducing memory access frequency by reducing the mishit of a texture cache in texture mapping processing.
テクスチャマッピング処理において、テクスチャキャッシュのミスヒットの低減により、メモリアクセス回数を削減し得る、画像描画装置、画像描画方法、及びプログラムを提供する。 - 特許庁 - An update management table return control part 47 stores the update management table stored in the system volume 33 into the cache memory 25 when accepting a device start-up direction.
更新管理テーブル復帰制御部４７は、装置立ち上げ指示を受け付けると、システムボリューム３３に保存されている更新管理テーブルをキャッシュメモリ２５に保存する。 - 特許庁 - Also, data transfer between high speed switching hubs 117-120 and the cache memory parts 131 and 132 and the host adapter parts 133 and 134 or the disk adapter parts 135 and 136 is performed with serial data.
高速スイッチングハブ１１７〜１２０とキャッシュメモリ部１３１，１３２、ホストアダプタ部１３３，１３４あるいはディスクアダプタ部１３５，１３６間のデータ転送は、シリアルデータで行われる。 - 特許庁 - When the data about the error sector specified by the instruction is not stored in the cache memory 11C, the disk device 10 executes the read-out of data from the error sector.
また、ディスク装置１０は、命令により指定されたエラーセクタについてのデータがキャッシュメモリ１１Ｃに保持されていない場合、エラーセクタからのデータ読み出しを実行する。 - 特許庁 - The second control means 220 reads out second or subsequent records on the table from the cache memory means 230 and returns the second or subsequent records to the COBOL program 210 when the READ command is the second or later command.
第2の制御手段220は、2回目以降のREAD命令であれば、キャッシュ記憶手段230からテーブルの2つ目以降のレコードを読み出してCOBOLプログラム210に返却する。 - 特許庁 - The cache memory control section 20 compares contents of the key value register 40 with contents of the privacy protection attribute storage sections 25a to 25d to perform identity discrimination processing of the execution codes and the data.
キャッシュメモリ制御部２０は、鍵値レジスタ４０と秘密保護属性保持部２５ａ〜２５ｄを比較することにより実行コード及びデータの同一判定処理を行う。 - 特許庁 - A time-based refresh prevents polymer memory devices in cache storage devices 20, 22, ..., 24 and 26 from becoming "imprinted" or stuck in a current state.
時間に基づいたリフレッシュは、キャッシュ・ストレージ装置２０，２２，・・・，２４，２６中の高分子メモリ装置が現在の状態に「刻印される(imprinted)」または膠着されるのを防止する。 - 特許庁 - The cache control CPU 200 suppress the generation of the refill operation when the plurality of texture units 620 to 6n0 perform access to the same memory address with a predetermined time difference.
キャッシュ制御用ＣＰＵ２００は、複数のテクスチャユニット６２０〜６ｎ０が同一のメモリアドレスを所定の時間差でアクセスするとき、リフィル動作の発生を抑制する。 - 特許庁 - To easily restore the damage of data when data in a data cache memory part installed inside is damaged by a hardware fault in a disk array controller.
ディスクアレイ制御装置に於いて、その内部に設けられているデータキャッシュメモリ部中のデータがハードウェア故障により破損した場合、容易に復旧できるようにする。 - 特許庁 - Thus, processing for loading the instruction group of a processing routine corresponding to the interrupt factor from a memory 13 to the cache 202 is executed in parallel with processing by the interrupt handler.
これにより、割り込み要因弐対応する処理ルーチンの命令群をメモリ１３からキャッシュ２０２にロードする処理が、割り込みハンドラによる処理と並行して実行される。 - 特許庁 - The tag cache includes a plurality of tags, where each tag is associated with one of the pages in the memory device and each tag includes a pointer to at least one of the lines in the prefetch buffer.
タグ・キャッシュは複数のタグを含み、各タグはメモリ装置におけるページの１つと関連付けられ、プリフェッチ・バッファにおけるラインの少なくとも１つに対するポインタを含む。 - 特許庁 - When a retrieval part 18 obtains a desired page, a meta- information generation part 28 analyzes its contents and adds and stores meta- information in a cache memory 32.
検索部１８によって所望のページが得られたとき、メタ情報生成部２８はその内容を解析してメタ情報を追加してキャッシュメモリ３２へ格納する。 - 特許庁 - To prevent occurrence of an excess snoop to prevent increase of traffic inside a multiprocessor system, in the multiprocessor system composed by a plurality of nodes, having a processor having a cache memory in one node.
一つのノードにキャッシュメモリを備えるプロセッサを有し、複数ノードで構成されるマルチプロセッサシステムにおいて、余分なスヌープの発生を防ぎ、システム内のトラフィックの増加を防ぐ。 - 特許庁 - When executing the Web browser, the client device, regarding drawing data of a frequently viewed URL of high priority, reads it from the cache memory for the drawing data and displays it.
Ｗｅｂブラウザの実行の際に、クライアント装置は、頻繁に閲覧する優先度の高いＵＲＬの描画データについては描画データのキャッシュメモリから読み出して表示する。 - 特許庁 - To avoid depletion of a cache memory for caching data sent/received between a storage device and a computer device due to prefetch of readout data from the storage device.
記憶装置とコンピュータ装置との間で送受されるデータをキャッシュするキャッシュメモリが、該記憶装置からの読み出しデータのプリフェッチによって枯渇してしまうことを回避する。 - 特許庁 - A precache control part 110 automatically downloads a Web page of the Web site previously associated to a spot matched with a prescribed condition to a page cache memory 111.
プリキャッシュ制御部１１０は、所定の条件にマッチする地点と予め関係づけられているＷｅｂサイトのＷｅｂページを自動的にページキャッシュメモリ１１１にダウンロードする。 - 特許庁 - Data referred to in a document is classified according to the location of reference in the document, and the classified data is registered in a cache memory of a printing apparatus in accordance with the classification result.
文書内で参照されるデータを該文書内の参照場所に基づいて分類し、分類されたデータを該分類結果に応じて印刷装置のキャッシュメモリに登録する。 - 特許庁 - To provide a system and method that utilizes external memory devices to cache sectors from a rotating storage device (e.g., a hard drive) to improve system performance.
回転式ストレージデバイス（例えば、ハードドライブ）のセクタをキャッシュするために外部メモリデバイスを利用して、システムパフォーマンスを改善するためのシステムおよび方法を提供すること。 - 特許庁 - When the instruction cache memory 5 is hit as stated above, the need for the process of randomly accessing the SDRAM 3 is eliminated and the CPU 2 does not wait for operation.
また、上記のように命令キャッシュメモリ５がヒットしているとき、ＳＤＲＡＭ３に対してランダムアクセスの処理を行う必要がなく、ＣＰＵ２の動作にウエイトが生じない。 - 特許庁 - Program instructions executed by the processors 4, 6 control a cache controller 26 to modify the control data associated with the cached data while the control data remains stored in the cache memory 14 and remains valid.
プロセッサ４、６によって実行されるプログラム命令は、キャッシュされたデータと関連付けられた制御データがキャッシュメモリ１４の中に格納された状態を維持すると共に有効な状態を維持したままで、該制御データを修正するように、キャッシュコントローラ２６を制御する。 - 特許庁 - A cache line whose error bit 114 is set to '1' is inhibited from being replaced and the cache data memory 112 is accessed to perform writing or reading.
故障のアドレス１００がアクセスされると、キャッシュ制御部１１９はエラービット１１４が”１”に設定されていると、エラービット１１４が”１”に設定されているラインをリプレース禁止とし、また恒にキャッシュヒットとして扱い、キャッシュデータメモリ１１２をアクセスし書き込みまたは読み出しを行う。 - 特許庁 - In the case of a cache error, the prefetch object address is temporarily stored in the prefetch mechanism 6 and the prefetch mechanism 6 reads data from an external memory through a bus interface 5 and stores the data in the data cache 3 independently of the operation of the instruction executing unit 1.
キャッシュミスの場合はプリフェッチ対象アドレスを一時的にプリフェッチ機構６に蓄えておき、命令実行ユニット１の動作とは独立にプリフェッチ機構６がバスインターフェース５を通して外部メモリからデータを読み出してデータキャッシュ３にデータを格納する。 - 特許庁 - The importance of a frequently viewed URL is increased and designated in a URL importance table, the importance of a screen cache priority table is varied depending on the designated importance of a URL, and drawing data is stored in a cache memory for the drawing data.
頻繁に閲覧するＵＲＬは重要度を高くしてＵＲＬ重要度テーブルに指定しておけば、指定したＵＲＬの重要度に対応して画面キャッシュ優先度テーブルの優先度を変化させると共に、描画データを描画データのキャッシュメモリに格納する。 - 特許庁 - The cache memory which includes respectively parted address areas and is shared among respectively parted entities includes a cache segregator which dynamically divides storage areas allocated to plural entities, without causing the entities to disturb one another.
それぞれ分断されたアドレス領域を含み、別々に分断された複数のエンティティの間に共有されるキャッシュメモリは、各エンティティを相互に妨害させることなく複数のエンティティそれぞれにアロケートされた記憶領域を動的に分割するキャッシュセグレゲータを含む。 - 特許庁 - When a memory system controller 200 receives read requests from processors 100a-100d on the premise of writing and sends their data to the requesting processors, a snoop cache updating part 233 causes a snoop cache to store the fact that the data are strongly updated.
メモリシステム制御装置２００が、プロセッサ１００ａ〜１００ｄから書込みを前提としたリード要求を受け、そのデータを要求元のプロセッサに送出した場合に、スヌープキャッシュ更新部２３３は、スヌープキャッシュにそのデータが「強い更新状態」であることを記憶させる。 - 特許庁 - In a digital system having a microprocessor 100, a cache 120 and the various kinds of memories and devices (140a to 140n), a physical address attribute memory(PAAM) 130 generates a signal for controlling a cash memory mode of a fixed map.
マイクロプロセッサ１００と、キャッシュ１２０と、種々のメモリ及びデバイス（１４０ａ〜１４０ｎ）とを有するディジタル・システムにおいて、物理アドレス属性メモリ（ＰＡＡＭ）１３０によりマップ一定のキャッシュ・メモリ・モードを制御する信号を発生する。 - 特許庁 - When a read instruction comes from a central processing unit 10, a management table 23 decides the existence/absence of target data in a cache memory 24, transfers it from the memory 24 when the data exist and transfers it from a magnetic disk drive part 25 when the data do not exist.
中央処理装置10からの読み出し命令があると、管理テーブル23で目的のデータのキャッシュ・メモリ24内における存否を判断し、存する場合にはキャッシュ・メモリ24から、存しない場合には磁気ディスク駆動部25から転送する。 - 特許庁 - To provide a directory-based coherency method, system and program for giving a requested cache line from a plurality of candidate memory sources in a multiprocessor system based on a sensed temperature value or power consumption value at each memory source.
要求されたキャッシュ・ラインを各メモリ・ソースにおいて感知された温度値または電力消費値に基づいて、マルチプロセッサ・システムの複数のメモリ・ソースから与えるディレクトリィ・ベースのコヒーレンシ方法、システム及びプログラムを提供する。 - 特許庁 - When M-line parameters continuous with M-line parameters which are read last time are present in a two-dimensional table stored in an outside memory 406, the content of a cache memory 404 is updated using the M-line parameters as new parameters.
外部メモリ４０６に格納された２次元テーブルに、前回読み出したＭ行のパラメータに連続するＭ行のパラメータが存在する場合は、このＭ行のパラメータを新たなパラメータとしてキャッシュメモリ４０４の内容を更新する。 - 特許庁 - The system comprises a read only memory (ROM) configured to store a first group of the microcode and a random access memory (RAM) cache configured to temporarily store blocks of a second group of the microcode.
当システムは、マイクロコードの第１のグループを格納するよう構成された読み出し専用メモリ（ＲＯＭ）及びマイクロコードの第２のグループのブロックを一時的に格納するよう構成されたランダム・アクセス・メモリ（ＲＡＭ）キヤツシュを有する。 - 特許庁 - When the cache memory is abnormal, write access to each of the volumes 6A and 6B is processed in the preliminarily selected system between a write-through method shown in figure (b) and a non-redundant memory type write-after method as shown in figure (c).
キャッシュメモリに異常が生じた場合は、図１（ｂ）に示すライトスルー方式または図１（ｃ）に示す非冗長記憶型ライトアフター方式のうち、事前に選択されている方式で、各ボリューム６Ａ，６Ｂへのライトアクセスを処理する。 - 特許庁 - Then, whether or not data stored in a cache memory 80 should be stored in a corresponding area in a non-volatile memory 70 is decided based on the obtained block number and a block number stored in a block number storing part 90.
そして、この求めたブロック番号とブロック番号記憶部９０が記憶するブロック番号とに基づいて、キャッシュメモリ８０に記憶されているデータを不揮発性メモリ７０内の対応するエリアに記憶させるか否かを決定する。 - 特許庁 - A three-dimensional look-up table is stored in an inexpensive dynamic memory, an expensive SRAM is not used for a whole color conversion processing apparatus but a cache memory of small capacitance is provided, thereby realizing an inexpensive, high-speed and accurate color conversion apparatus.
３次元ルックアップテーブルを安価なダイナミックメモリに格納し、色変換処理装置には高価なＳＲＡＭを全て用いず、小容量のキャッシュメモリを設けることで、安価で高速な精度の高い色変換装置を実現する。 - 特許庁 - To provide a semiconductor memory device, simultaneously gaining access to a data storage area and to an information storage area corresponding thereto at the same time to maintain cache coherency, and restraining an overhead of a memory in a system.
キャッシュコヒーレンシを維持するため、データ記憶領域と、これに対応する情報記憶領域とに対するアクセスを同時に行うことができ、かつシステムにおけるメモリのオーバーヘッドを抑制することができる半導体記憶装置を提供する。 - 特許庁 - This page printer controller 10 is equipped with an instruction process, a printer video processor equipped with a video port, cache memories for data and for instruction, a memory controller for connecting mutually the printer video processor to an external memory and the cache memories for data and for instruction, and an input/output controller for connecting mutually the page printer controller to an input/output port.
ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁 - An image processing apparatus for mounting a hard disk device as a storage part of image data, and the like, includes a cache memory for more rapidly performing access to the hard disk device and raising processing speed in a whole system, and then, normally carries out asynchronous operation which writes data to a high-speed accessible cache memory, in place of directly writing to the hard disk device.
画像データなどの記憶部としてハードディスク装置を搭載した画像処理装置では、ハードディスク装置へのアクセスを高速化してシステム全体の処理速度を高めるためにキャッシュメモリを設け、通常はデータをハードディスク装置に直接書き込む代わりに高速アクセスが可能なキャッシュメモリに対して書き込む非同期動作を行うようにする。 - 特許庁 - When non-sequential reading as reading at a non-sequential address, which is not continuous to the previous read address, occurs, a first cache memory circuit 270 sequentially caches address data of the non-sequential address and n (n represents an integer not less than 1) addresses following the non-sequential address and stores the cached data of n addresses in a second cache memory circuit 280.
前回のリード・アドレスと連続しない非順次アドレスへのリードである非順次リードがあったときに、第１のキャッシュ・メモリ回路２７０により該非順次アドレス、および該非順次アドレスに続くｎ個（ｎ：１以上の整数）のアドレスのデータを順次キャッシングすると共に、キャッシングしたｎ個のアドレスのデータを第２のキャッシュンメモリ回路２８０に保存する。 - 特許庁 - This device is provided with a data determination means 310 for determining an attribute of data required from a mobile terminal, a cache memory 340 for storing temporarily the data provided to the mobile terminal, and data request processing means 320, 330 for acquiring the necessary data from the cache memory or an external server in accordance with a determination result in the data determination means.
本装置は、移動端末から要求されたデータの属性を判別するデータ判別手段３１０と、移動端末に提供したデータを一時記憶するキャッシュメモリ３４０と、データ判別手段の判別結果に応じて、前記キャッシュメモリ又は外部サーバから、必要なデータを取得するデータ要求処理手段３２０，３３０とを備える。 - 特許庁 - In the case that reading/writing of data is requested when the data memory portion 15 is in a sleep mode, the engine portion 11 judges whether the reading/writing can be performed in the cache area of the DRAM 24 and, when it is possible, performs the reading/ writing only in the cache area of the DRAM 24 without bringing the data memory portion 15 back from the sleep mode.
そして、エンジン部１１は、データ記憶部１５がスリープモードにある時、データのリード／ライトを要求されると、このリード／ライトをＤＲＡＭ２４のキャッシュエリア内で処理できるかどうか判断し、処理できる場合には、データ記憶部１５をスリープモードから復帰させることはせずに、このリード／ライトをＤＲＡＭ２４のキャッシュエリア内でのみ処理する。 - 特許庁 - This storage device constituted of a main recording medium (hard disk drive or the like), and the nonvolatile memory (flash memory or the like) used as the cache of the main recording medium, is provided with a block control part for dividing a cache area into a fixed area and a nonfixed area depending on fixation of the data and for changing dynamically blocks allocated to the respective areas.
主記録媒体（ハードディスクドライブ等）、及び主記録媒体のキャッシュとして使われる不揮発性メモリ（フラッシュメモリなど）より構成される保存装置において、キャッシュ領域をデータの固定如何によって固定領域及び非固定領域に分け、これら各領域に割当てるブロックを動的に変更する、ブロック管理部を備える。 - 特許庁 - The controller 25 receives one or a plurality of MAC addresses from the one or a plurality of devices 17 to be controlled through the LAN 1, stores the one or a plurality of MAC addresses thus received in a cache memory 22, and controls the one or a plurality of devices 17 to be controlled using the one or a plurality of MAC addresses stored in the cache memory 22.
制御装置２５が、１又は複数の被制御装置１７からそれぞれ１又は複数のＭＡＣアドレスをＬＡＮ１を介して受信し、受信した１又は複数のＭＡＣアドレスをキャッシュメモリ２２に格納し、キャッシュメモリ２２に格納された１又は複数のＭＡＣアドレスをそれぞれ用いて１又は複数の被制御装置１７を制御する。 - 特許庁 - The system comprises a first cache implemented in an operating system or kernel space (e.g., in memory managed by or allocated to an operating system) and a second cache implemented in application or user space (e.g., in memory managed by or allocated to an application program).
多層キャッシングシステムは、オペレーティングシステムまたはカーネルスペース（例えば、オペレーティングシステムによって管理されるメモリまたはオペレーティングシステムに割り当てられるメモリ）にて実行される第１のキャッシュと、アプリケーションスペースまたはユーザスペース（例えば、アプリケーションプログラムによって管理されるメモリまたはアプリケーションプログラムに割り当てられるメモリ）にて実行される第２のキャッシュとを含む。 - 特許庁 - A page printer controller (10) is provided with an instruction process, a printer video processor equipped with a video port, cache memories for data and for instruction, a memory controller for interconnecting the printer video processor with an external memory and the cache memories for data and for instruction, and an input/output controller for interconnecting the page printer controller with an input/output port.
ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁 - This device is provided with plural disk array controllers 2 for controlling the recording and reproducing operation of data to a plurality of disk drives 8 corresponding to a command from a host device and controlling the input/output of reproduced data to the prescribed cache memory and each of these disk array controllers 2 is provided with one cache memory 4, which can be shared by each of relevant disk array controllers 2.
上位装置からの指令により複数のディスクドライブ８に対するデータの記録再生動作を制御すると共に所定のキャッシュメモリに対する再生データの入出力を制御する複数のディスクアレイコントローラ２を備え、この各ディスクアレイコントローラ２に、当該各ディスクアレイコントローラ２が共用可能な一つのキャッシュメモリ４を併設することとした。 - 特許庁 - A memory map generation part 106 generates memory map information to change the arrangement of objects so that the objects whose access is performed at the same time is prevented from being arranged on the same line of the cache memory 105 based on trace information obtained by tracing the instruction or data accessed by the processor 103 or the access log to the memory 104 of the processor 103.
メモリマップ生成部１０６は、プロセッサ１０３によりアクセスされた命令またはデータをトレースしたトレース情報とプロセッサ１０３のメモリ１０４へのアクセスログとに基づいて、同時にアクセスが発生するオブジェクトをキャッシュメモリ１０５の同一ライン上に配置しないようにオブジェクトの配置を変更するメモリマップ情報を生成する。 - 特許庁 - If a subsequent flush-cache command is not issued within a predetermined time period, any data residing in the write-cache 100 and stored in the non-volatile memory location that has not yet been written to its correct location on disk will be written to its correct location on disk.
後続のフラッシュキャッシュコマンドが所定時間内に発行されなければ、書込キャッシュ１００内に存在し不揮発性記憶領域に保存されてディスク上の正当な領域にまだ書き込まれていないどのデータもディスク上の正当な領域に書き込まれることになる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
