「cache memory」を含む例文一覧(2237)
＜前へ 1 2 .... 28 29 30 31 32 33 34 35 36 .... 44 45 次へ＞- To efficiently execute prefetch by minimizing the problem of cache contamination or the like by inserting a prefetch instruction into an instruction stream based on execution time information in an arithmetic processor equipped with a cache memory.
キャッシュメモリを備えた演算処理装置において、実行時情報に基づいてプリフェッチ命令を命令ストリーム中に挿入することにより、キャッシュ汚染等の問題を最小限に抑制しつつ効率的にプリフェッチを実行する。 - 特許庁 - On the basis of an SCSI message 20 sent from an SCSI adapter 6 through an SCSI bus 7, the cache controller 12 can switch the control mode of discharging operation of data held in the cache memory 11 for each of data.
キャッシュ制御装置１２は、ＳＣＳＩアダプタ６からＳＣＳＩバス７を介して送られてきたＳＣＳＩメッセージ２０に基づいて、キャッシュメモリ１１で保持されるデータの追い出し動作の制御モードをデータごとに切り替えることができる。 - 特許庁 - When the image data are present in the input image cache memory 14 as the result of decision, a CPU 10 notifies the storing address of the image data decided to be present by the cache hit decision part 16 to an image processing part 15.
判断の結果、当該画像データが入力画像キャッシュメモリ１４に存在する場合、ＣＰＵ１０は、キャッシュヒット判定部１６が存在すると判断した当該画像データの保存アドレスを画像処理部１５に通知する。 - 特許庁 - Moreover, as effective data of serial addresses are combined with the write data and a cache line of the same size as the combined data is written in, it is possible to reduce cache-out operation to the system memory accompanying the write operation.
さらに、本発明は、書き込みデータに連続するアドレスの有効データを書き込みデータに結合して、その結合データと同じサイズのキャッシュ・ラインにライトするので、ライト動作に伴うシステム・メモリへのキャッシュ・アウト動作を減らすことができる。 - 特許庁 - When an emergent access request is generated from another bus master 32 during the transfer of data from a storage device 30 to a cache memory 10 due to a cache miss caused by a reading request from a certain bus master 32, the data transfer is interrupted.
バスマスタ３２からの読み出し要求によるキャッシュミスにより記憶装置３０からキャッシュメモリ１０にデータ転送中に、他のバスマスタ３２から緊急を要するアクセス要求が発生すると、データ転送を中断する。 - 特許庁 - The cache control is configured to cause first information to be provided from the first cache to the processor in response to receiving a read transaction, from the processor, that includes an address in the portion of the memory during testing of the portion.
キャッシュ制御部は、メモリの上記部分のテスト中にその部分のアドレスを含む読出しトランザクションをプロセッサから受け取ると、それに応じて、第１の情報が第１のキャッシュからプロセッサに提供されるようにするように構成される。 - 特許庁 - To provide an information recording and reproducing device with use of the cache method which permits the most efficient use of cache memory, irrespective of an access pattern transmitted from a host computer, in addition, a recording and reproducing controller, and a data recording and reproducing controller.
ホストコンピュータからのアクセスパターンに関わらずに、キャッシュメモリを最大限に有効利用できるキャッシュ方式を用いた情報記録再生装置および記録再生制御装置およびデータ記録再生制御方法を提供する。 - 特許庁 - The processor generates connection information related with connection currently established in network communication, and the network timer management device controls the cache of the timer information in the cache memory 203 based on the connection information.
処理装置は、ネットワーク通信において現在確立されているコネクションに関するコネクション情報を生成しており、ネットワークタイマ管理装置は、このコネクション情報に基づいて、キャッシュメモリにおけるタイマ情報のキャッシュを制御する。 - 特許庁 - Then when the user detects similar information, a cache retrieval part 24 reads the page out of the cache memory 32 by referring to the previously added meta-information and presents it to the user on condition that the desired page is already cached.
つぎにユーザが同様の情報を検出したとき、キャッシュ検索部２４が先に追加されたメタ情報を参考に、所望のページがすでにキャッシングされていればキャッシュメモリ３２からそのページを読み出してユーザへ提示する。 - 特許庁 - To provide a data caching method and device capable of effectively utilizing a cache memory even though a part of plural files constituting a document is changed, a recording medium where a program is recorded and a digital printer utilizing this cache function.
ドキュメントを構成する複数のファイルの一部が変更されたとしてもキャッシュメモリを有効に活用可能な、データのキャッシング方法、装置及びプログラムを記録した記録媒体、このキャッシュ機能を利用したデジタル印刷システムの提供。 - 特許庁 - In the system, data on all cache lines in caches 101-210 are written back into the main memory 310 and the cache lines are invalidated at the time of a check point so that the omission of the preservation of data before rewriting does not occur.
そして、この発明のシステムでは、書き換え前のデータの保存漏れが起きないように、チェックポイント時に、キャッシュ１１０〜２１０内のすべてのキャッシュライン上のデータを主メモリ３１０に書き戻させた後、このキャッシュラインを無効化させる。 - 特許庁 - The mirror areas 16-2 and 26-2 of the cache memories 16 or 26 of controllers 1 and 2 are assigned to form mirror management tables 160 and 260, and the acquisition of a mirror page of the cache memory of the counter controller is executed in reference to the mirror management table.
相手コントローラ（１、２）のキャッシュメモリ（１６、２６）のミラー領域（１６−２、２６−２）を割り当て、ミラー管理テーブル（１６０、２６０）を作成し、相手コントローラのキャッシュメモリのミラーページの獲得を、ミラー管理テーブルを参照して実行する。 - 特許庁 - The semiconductor integrated circuit is further provided with plural power source lines for the cache memory, which comprises first metallic wiring layers 4AL extending at an arbitrary angle with respect to the direction of arrangement of the memory cells and plural power source lines for the cache memory, constituted of plural second metallic wiring layers 3AL which extend along the direction of arrangement of the memory cells.
半導体集積回路１１は更に、メモリセルの配列方向に対し任意の角度で傾斜して夫々延在する第１金属配線層（４ＡＬ）から構成されるキャッシュメモリの複数の電源線と、第１金属配線層（４ＡＬ）とメモリセルとの間に位置し、メモリセルの配列方向に沿って夫々延在する複数の第２金属配線層（３ＡＬ）から構成されるキャッシュメモリの複数の電源線とを備える。 - 特許庁 - In the disk control processing board 3, a disk cache fetching program is started to perform processing for reading information about the disk cache from a memory of the main body board 1 and reflecting it in the disk 2, while this processing result and a processing termination time are written in a cache reflection log file 16 as reflection log information.
ディスク制御処理ボード３では、ディスクキャッシュ取込プログラムを起動して、本体ボード１のメモリからディスクキャッシュに関する情報を読み込んでディスク２へ反映させる処理を実行すると共にその処理結果及び処理終了時間を反映ログ情報としてキャッシュ反映ログファイル１６に書き込む。 - 特許庁 - When the collapse error of consistency of the RAID 5 occurs to a plurality of disk devices during writing by the write-back processing part 45, a recovery processing part 46 secures a cache stripe region storing the whole stripe data including new data which is a write-back object, on the cache memory 28 and allows a cache control part 42 to manage it.
リカバリ処理部４６は、ライトバック処理部４５による書込み時に、複数のディスク装置にＲＡＩＤ５の整合性が崩れるエラーが発生した場合、書戻し対象となった新データを含むストライプ全体のデータを格納したキャッシュストライプ領域をキャッシュメモリ２８上に確保してキャッシュ制御部４２に管理させる。 - 特許庁 - In several execution styles, an instruction history cache is used for storing the history data expressing the predicted next instruction among plural instructions stored in a memory and this instruction history cache is operated parallel with a secondary instruction cache so as to parallel retrieve the predicted next instruction and the real next instruction.
いくつかの実施態様では、メモリに記憶されている複数の命令の予測される次の命令を表す履歴データを記憶するために命令履歴キャッシュが使用され、予測される次の命令と実際の次の命令が並列に検索できるように、この命令履歴キャッシュは二次命令キャッシュと並行して操作される。 - 特許庁 - If the access entry of a cache memory 102 varies for an instruction fetch from a CPU 11, a branch target buffer 104 is accessed in advance and a cache access is made to a predicted branch address, whereby a cache is hit when a branch instruction is executed afterward to make a branch prediction.
ＣＰＵ１０１からの命令フェッチにおいて、キャッシュメモリ１０２のアクセスエントリが変わる場合、先行して分岐ターゲットバッファ１０４をアクセスし、予測分岐先アドレスに対して予めキャッシュアクセスすることにより、後に分岐命令が実行されて分岐予測が行われた際にキャッシュヒットさせるようにする。 - 特許庁 - To provide a microprocessor which incorporates a RAM available for purposes other than a cache memory and can easily and also fast access the RAM.
キャッシュメモリ以外の目的で利用可能なＲＡＭを内蔵して、このＲＡＭに簡易かつ高速にアクセスできるようにしたマイクロプロセッサの提供。 - 特許庁 - To provide a character processor in which expansion time of a character having a low cache hit rate is reduced while memory resources are suppressed.
メモリ資源を抑制しつつ、キャッシュヒット率の低い文字の展開時間を軽減することのできる文字処理装置を提供することを目的とする。 - 特許庁 - In normal processing, a processor operation part 100 is controlled by control information outputted from a processor control part 101 and processes data read out from the data cache memory 105.
通常の処理では、プロセッサ演算部１００は、プロセッサ制御部１０１からの制御情報により制御されてデータキャッシュメモリからのデータを処理する。 - 特許庁 - To provide a data writing method that writes data in a variable length data format having predetermined fields to a cache memory for managing data in a fixed length data format.
固定長データフォーマットでデータを管理するキャッシュメモリに、所定のフィールドからなる可変長データフォーマットのデータを書込むデータ書込み方法を提供する。 - 特許庁 - To improve a store instruction processing performance in a data processor provided with a store port temporarily retaining data to be stored in a cache memory.
キャッシュメモリなどに格納すべきデータを一時的に保持するストアポートなどを備えるデータ処理装置において、ストア命令処理性能を向上させる。 - 特許庁 - To enable a host processor to fast process a transaction by effectively utilizing a high speed nonvolatile cache memory existing in a plurality of storage controllers.
複数ある記憶制御装置内にある高速不揮発性キャッシュメモリを有効利用して、ホストプロセッサが高速にトランザクションを処理できるようにすること。 - 特許庁 - To obtain a distributed data processing apparatus capable of efficiently performing transfer through a shortcut path using a cache memory in a system using a DHT.
ＤＨＴを用いた方式において、効率的にキャッシュメモリを用いたショートカットパスによる転送を行うことができる分散型データ処理装置を得ること。 - 特許庁 - A cache memory of the routing device is divided into a region for registering an entry of fixed rate communication and a region for registering an entry of communication other than the fixed rate communication.
ルーティング装置のキャッシュメモリを固定レート通信のエントリを登録する領域と、固定レート通信以外の通信のエントリを登録する領域とに分ける。 - 特許庁 - To correctly write write data in a disk even though power failure is generated in the case of further transferring the write data to a cache memory in which valid write data exists.
有効なライトデータが存在するキャッシュメモリへ更にライトデータを転送する場合に停電が発生しても、ライトデータを正しくディスクに書き込むこと。 - 特許庁 - A cache memory 20 is configurated from first - N-th ways (N is integer of 2 or more), and reads and writes the data by a set associative method.
キャッシュメモリ２０は、第１〜第Ｎ（Ｎは２以上の整数）のウェイから構成され、セットアソシアティブ方式によりデータの書き込み及び読み出しが行われる。 - 特許庁 - To provide an electronic system provided with an instruction programmable processor like a digital signal processor provided with a primary program cache memory and an instruction buffer sub system 40.
１次のプログラム・キャッシュ・メモリおよび命令バッファ・サブシステム４０を有する、ディジタル信号プロセッサのような命令プログラマブル・プロセッサを含む電子システムを提供する。 - 特許庁 - Sets of writeback data are accumulated in a cache memory in an array with a view toward maintaining a substantially uniform distribution of the data across different locations of the storage array.
ライトバックデータのセットが記憶アレイの異なる場所にわたってデータの実質的に均一な分布を維持する目的でキャッシュメモリ内に整列して蓄積される。 - 特許庁 - A disk drive 1 temporarily stores recording data received from a host 20 in a cache memory 9 and properly records the data in a disk 2 through a recording control part 5.
ディスクドライブ１は、ホスト20から受信した記録データをキャッシュメモリ９に一時保存し、記録制御部５を介してディスク２に適宜記録される。 - 特許庁 - Moreover, the decoding table stored in the decoding data memory 50 can reduce a cache miss occurrence since it can be constituted by table elements with a high use frequency.
また、復号データメモリ５０に格納された復号テーブルは、使用頻度の高いテーブル要素から構成できるので、キャッシュミス発生を低減できる。 - 特許庁 - To suppress a decrease in life of a storage device in the environment where a storage device having a flash memory is used as a cache device and a virtual machine operates.
フラッシュメモリを有する記憶装置をキャッシュデバイスとして用い、仮想マシンが動作する環境において、記憶装置の寿命を減らすことを抑制すること。 - 特許庁 - To provide a cache memory in which tag information can be processed at high speed by using a column switch with a logic operation function and an access time is shortened.
論理演算機能付きカラムスイッチを用いることによって高速にタグ情報を処理でき、アクセス時間の短縮が図れるキャッシュメモリを提供する。 - 特許庁 - To provide an on-vehicle hard disk device for reducing the time for updating data by using a write cache memory when updating data.
データ更新の際にライトキャッシュメモリを使用することによって、データの更新時間を短くすることができる車載用ハードディスク装置を提供する。 - 特許庁 - The intelligent filter identifies the pages that are being broadcast with a specific web page and stores the matched web pages in a cache memory for later use by the viewer.
このインテリジェントフィルタは、放送されているページを特定のウェブページと照合し、一致したウェブページは、視聴者が後で使用するキャッシュメモリに格納される。 - 特許庁 - When log-in is normally operated, a thumb nail image in a place designated by a user is downloaded from the file management server, and stored in the cache memory of a client terminal.
ログインが正常に行われると、ファイル管理サーバから、ユーザが指定したプレース内のサムネイル画像をダウンロードし、クライアント端末のキャッシュメモリに保存する。 - 特許庁 - To solve a problem in which TAT(turnaround time) from execution of address calculation to acquisition of necessary operand data by accessing on an operand cache memory is too long.
アドレス計算の実行からオペランドキャッシュメモリにアクセスして必要とするオペランドデ−タを得るまでのＴＡＴが長いという問題を解決する。 - 特許庁 - Thus, not only the size of a temporary storage area of the pattern image is restrained but also data access is performed at high speed by accessing a memory cache.
これによってパターンイメージの一時格納領域のサイズを抑えることができるのに加え、メモリキャッシュに入ることでデータアクセスを高速に行うことができる。 - 特許庁 - A data write position in a segment of the cache memory is changed to an address to which a lower bit of a logical block address (LBA) of write data is added as an offset.
キャッシュメモリのセグメント内におけるデータ書き込み位置を、書き込みデータの論理ブロックアドレス（ＬＢＡ）の下位ビットをオフセットとして加えたアドレスに変更する。 - 特許庁 - To solve a problem wherein a remaining portion of a segment becomes a wasted area if writing is completed at some midpoint within the segment of a cache memory.
キャッシュメモリのセグメント内の途中でライト完了となった場合にセグメントの残り部分が無駄な領域になってしまうという問題を解決する。 - 特許庁 - To provide a control method for a disk array apparatus for determining the apparatus state of the disk array apparatus based on a data saving possibility of a cache memory.
キャッシュメモリについてのデータ退避の可否に基づいて、ディスクアレイ装置の装置状態を決定するディスクアレイ装置制御方法を提供する。 - 特許庁 - To provide a processor which can reduce a circuit volume by implementing functions of a TLB in a cache memory and has enhanced task switching responsiveness.
TLBの機能をキャッシュメモリ上で実現して、回路量の削減を図ることができ、さらにタスク切り替えの応答性が向上したプロセッサを提供する。 - 特許庁 - A CPU 21 executes a weighted load instruction at the time of performing a spinlock process and then outputs a spin wait request to a corresponding cache memory 25.
ＣＰＵ２１は、スピンロック処理を行なう際にウェイト付きロード命令を実行すると、対応するキャッシュメモリ２５にスピン待ち要求を出力する。 - 特許庁 - When the objective component information is not stored in the cache memory or the information, although it is stored, does not satisfy the standards, the system acquires the information from the server.
一方、キャッシュメモリ内に対応する部品情報が格納されていないか、格納されていてもそれが基準を満たさない場合には、サーバから取得する。 - 特許庁 - Thus, the cache memory 1 eliminates the need for the new large-capacity table, retains the high-speed performance of operation, and reduces the power consumption caused by the leakage current.
したがって、キャッシュメモリ１は、大容量の新たなテーブルが必要なく、動作の高速性の維持と、リーク電流による電力消費の削減が可能となる。 - 特許庁 - Thus, processes goes on based on the predecoded information without waiting for the decoding of the instruction fetched from the instruction cache memory to complete.
これにより、命令キャッシュメモリからフェッチした命令のデコード完了を待つことなく、プリデコードされた情報に基づいて処理を進めることが可能になる。 - 特許庁 - The communication part performs communication with a plurality of external devices having a first cache memory in which at least a part of the plurality of data stored in the storage part is stored.
通信部は、記憶部に記憶された複数のデータのうちの少なくとも一部を記憶する第１キャッシュメモリを有する複数の外部機器と通信する。 - 特許庁 - By comparing the second check data against the first check data, it can be determined whether or not the data has been stored normally in the cache memory 2.
第２検査用コードと第１検査用コードとを比較することにより、データがキャッシュメモリ２に正常に記憶されたか否かを判定することができる。 - 特許庁 - To make it possible to efficiently restart data transfer between a storage device and a cache memory without spoiling transferred data even when the data transfer is interrupted by an emergent access request.
記憶装置とキャッシュメモリとの間のデータ転送を、緊急を要するアクセス要求により中断しても、無駄にすることなく、効率よく再開する。 - 特許庁 - A cache memory 6 comprises: a data storage part 16 having lines including four words (Word0, Word1, Word2, and Word3); and a tag storage part 14 for storing a tag identifying each line.
キャッシュメモリ６は、４つのワード（Word0,Word1,Word2,Word3）を含むラインを有するデータ格納部１６と、各ラインを識別するタグを格納するタグ格納部１４を備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
