「cache」を含む例文一覧(5775)

＜前へ 1 2 .... 10 11 12 13 14 15 16 17 18 .... 115 116 次へ＞
  • In this case, when new FAT cache data are generated, the FAT cache data are updated to the generated FAT cache data.
    この際に、新たなＦＡＴキャッシュデータが生成されると、上記ＦＡＴキャッシュデータは生成されたＦＡＴキャッシュデータへ更新される。 - 特許庁
  • To provide a cache controller for accelerating the operating speed of a cache by preventing delay in the generation of an address to be inputted to the cache.
    キャッシュに入力されるアドレスの生成が遅れを防止し、キャッシュの動作速度を向上させるキャッシュ制御装置を提供する。 - 特許庁
  • A cache determination part 33 of a cache control part 32 determines cache of an address ADR corresponding to counted value CT of a counter section 22.
    キャッシュ制御部３２のキャッシュ判定部３３は、カウンタ部２２のカウント値ＣＴに対応するアドレスＡＤＲをキャッシュ判定する。 - 特許庁
  • Further, it may be possible to specify protocols by the cache lines of the cache memories 3 by providing bits P specifying protocols for the cache lines.
    また、キャッシュメモリ３の各キャッシュラインにプロトコルを指定するビットＰを設け、キャッシュライン毎にプロトコルを指定できるようにしてもよい。 - 特許庁
  • To provide a cache memory system for improving data integrity, a cache hit ratio, and a flash efficiency, and to provide a method for controlling a cache memory.
    データ保全性とキャッシュヒット率、及びフラッシュ効率を向上させるキャッシュメモリシステム、及びキャッシュメモリの制御方法を提供する。 - 特許庁
  • Here, each processing process execution means has the cache, and transmits cache clear notification to the dispatcher process execution means when clearing the cache.
    ここで、各処理プロセス実行手段は、キャッシュを有し、キャッシュをクリアするとキャッシュクリア通知をディスパッチャプロセス実行手段に送信する。 - 特許庁
  • To provide an improved cache coherent data processing system, cache system and method of data processing in a cache coherent data processing system.
    改良されたキャッシュ・コヒーレント・データ処理システム、キャッシュ・システム、およびキャッシュ・コヒーレント・データ処理システムにおけるデータ処理方法を提供する。 - 特許庁
  • The cache control server is provided with a function for notifying its own address to a distributed cache system when the distributed cache system is added.
    さらに、キャッシュ制御サーバに、分散キャッシュシステムに追加した際に、自己のアドレスを分散キャッシュシステム内に通知する機能を持たる。 - 特許庁
  • The cache network CA has a cache center server CC and forms a P2P system with a static peer SP and a dynamic cache peer CP.
    キャッシュネットワークＣＡはキャッシュセンタサーバＣＣを有し、スタティックピアＳＰ及びダイナミックキャッシュピアＣＰによりＰ２Ｐシステムを形成する。 - 特許庁
  • This method determines a nonuniform architecture for a cache for preparing the optimum number of caches for each cache set in the cache.
    本方法は、キャッシュのキャッシュセット各々についてキャッシュウェイの最適数をキャッシュが用意するように非一様なアーキテクチャを決定する。 - 特許庁
  • In the cache memory device, a cache memory controlling part 2 for controlling a cache memory 1 stores a plurality of fetch request information data generating cache misses in the same memory block in respective entries of a miss information storing table 21.
    キャッシュメモリ１を制御するキャッシュメモリ制御部２は、ミス情報保持テーブル２１の各エントリに、キャッシュミスとなった同一メモリブロックへのフェッチ要求情報を複数保持している。 - 特許庁
  • SYSTEM AND METHOD FOR CANCELING UPDATE OF CACHE MEMORY
    キャッシュメモリの更新キャンセルシステム及び方法 - 特許庁
  • DEVICE AND METHOD FOR MANAGING MPOA CACHE
    ＭＰＯＡキャッシュ管理装置及びその方法 - 特許庁
  • To provide a cache memory controller capable of restoring a cache memory to a pre-reset state in an extremely short time even when the cache memory is reset during data supply processing when a cache mistake is generated.
    キャッシュミス時のデータ補給処理時にリセットがかかってもキャッシュメモリをリセット前の状態に極力短時間で復旧することができるキャッシュメモリ制御装置を提供する。 - 特許庁
  • DATA PROCESSOR INCLUDING CACHE MEMORY CONTROL SECTION
    キャッシュメモリ制御部を備えるデータ処理装置 - 特許庁
  • PRINTER AND CACHE MANAGEMENT METHOD OF IMAGE DATA
    印刷装置、画像データのキャッシュ管理方法 - 特許庁
  • IMAGE PROCESSOR AND DATA CACHE METHOD THEREFOR
    画像処理装置及びそのデータキャッシュ方法 - 特許庁
  • Since the information 514 stored in the L2 cache 502 is also stored in the L3 cache 504 simultaneously, light-back is generated in both the L2 cache 502 and the L3 cache 504.
    Ｌ２キャッシュ５０２に格納される情報５１４はＬ３キャッシュ５０４にも同時に格納されるため、ライトバックはＬ２キャッシュ５０２およびＬ３キャッシュ５０４の双方において発生する。 - 特許庁
  • MEMORY SYSTEM FOR KEEPING CACHE LINE CLEAN
    キャッシュラインをクリーンな状態に保つメモリシステム - 特許庁
  • COPY CACHE INFORMATION SWEEPING LEVEL SELECTION SYSTEM
    コピーキャッシュ情報掃き出しレベル選択方式 - 特許庁
  • DATA CACHE AND COMPUTER SYSTEM USING THE SAME
    データキャッシュ及びそれを用いたコンピュータシステム - 特許庁
  • To provide a technology to specify a form of a cache to permit efficient common use of a binary dimension memory space between use of cache and use of non-cache and to access the cache.
    キャッシュ使用と非キャッシュ使用との間で二進寸法型メモリ空間を効率的に共用することを可能とするキャッシュを形態特定し且つアクセスする技術を提供する。 - 特許庁
  • The cache tag summary information stored in the cache tag summary information memory 135 is made less in the number of bits needed for recording than information stored in the cache tag part of a cache memory.
    キャッシュタグ要約情報メモリ135に格納するキャッシュタグ要約情報は、キャッシュメモリのキャッシュタグ部に格納される情報と比較して記録に必要なビット数を少なくする。 - 特許庁
  • COMPUTER DEVICE AND ITS CACHE RECOVERY METHOD
    計算機装置およびそのキャッシュリカバリ方法 - 特許庁
  • INFORMATION PROCESSOR AND CACHE CONTROL METHOD
    情報処理装置及びキャッシュ制御方法 - 特許庁
  • INFORMATION ACCESS DEVICE AND CACHE STORAGE DEVICE
    情報アクセス装置およびキャッシュ記憶装置 - 特許庁
  • IMAGE DISPLAY DEVICE HAVING IMAGE CACHE MEMORY
    画像キャッシュメモリを有する画像表示装置 - 特許庁
  • This information processor has: a first processor core 10; the cache memory 13; a cache controller 11 controlling access to the cache memory; and a selector 12 connecting the cache memory to the controller 11 or a bus 40.
    第１のプロセッサコア１０と、キャッシュメモリ１３と、キャッシュメモリへのアクセスを制御するキャッシュコントローラ１１と、キャッシュメモリをコントローラ１１又はバス４０に接続するセレクタ１２とを備える。 - 特許庁
  • CACHE MEMORY, COMPUTER SYSTEM, AND MEMORY ACCESS METHOD
    キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 - 特許庁
  • When the cache processing time comes, a cache processing means 2303 obtains the cache processing object data stored by the server 230 from the server 230 and stores the cache processing object data in the device 222.
    そして、キャッシュ処理時刻になると、キャッシュ処理手段２３０３は、サーバ２３０が保有するキャッシュ処理対象データをサーバ２３０から取り寄せて、記憶装置２２２に蓄積する。 - 特許庁
  • CACHE MEMORY CONTROL METHOD AND MULTIPROCESSOR SYSTEM
    キャッシュメモリ制御方法及びマルチプロセッサシステム - 特許庁
  • A count value of a routing entry used to determine a route for a cache entry is set in the cache entry of a cache table 13 when registration is performed in the cache table 13.
    キャッシュテーブル１３のキャッシュエントリには、キャッシュテーブル１３への登録が行われた時に、そのキャッシュエントリのルートの決定に用いられたルーティングエントリのカウント値が設定される。 - 特許庁
  • CACHE SYSTEM AND CONTENT DISTRIBUTION CONTROL METHOD
    キャッシュシステム及びコンテンツ配信制御方法 - 特許庁
  • STORAGE UNIT CONTROLLER AND CACHE CONTROL METHOD
    記憶装置コントローラ及びキャッシュ制御方法 - 特許庁
  • ARITHMETIC PROCESSING UNIT AND CACHE OPERATION METHOD
    演算処理装置およびキャッシュ動作方法 - 特許庁
  • In an arithmetic processing circuit, a cache 10 determines a cache hit error in response to a reading request from an instruction processing circuit 30, and the cache 10 outputs cache error information, when there is an error, to the instruction processing circuit 30.
    命令処理回路３０からの読み出し要求により、キャッシュ１０は、キャッシュヒット・ミスを判定し、ミスであると、キャッシュミス情報を命令処理回路３０に出力する。 - 特許庁
  • DEVICE AND METHOD FOR CONTROLLING CACHE
    キャッシュ制御装置及びキャッシュ制御方法 - 特許庁
  • The CPU node may include a cache memory.
    ＣＰＵノードはキャッシュメモリを含むことがある。 - 特許庁
  • IN-NON CACHE AREA HIGH SPEED MEMORY ACCESS METHOD
    ノンキャッシュ領域内高速メモリアクセス方法 - 特許庁
  • To provide a secondary cache and its diagnosing method capable of executing similar diagnosis to all the secondary caches without increasing a time for diagnosing the secondary cache caused by adding of the capacity of the secondary cache only by adding a small amount of hardware to the secondary cache.
    情報処理装置に接続する２次キャッシュの個数を増やして２次キャッシュの容量を増やすと，２次キャッシュの診断を実行するための時間も同様に増える。 - 特許庁
  • A movable buffer is mounted in a cache storage.
    キャッシュストレージ内に可動バッファを実装する。 - 特許庁
  • WAY PREDICTIVE CACHE MEMORY AND ACCESS METHOD THEREFOR
    ウェイ予測型キャッシュメモリとそのアクセス方法 - 特許庁
  • The second column is the batchcount: the maximum number of free objects in the global cache that will be transferred to the per-CPU cache if it is empty, or the number of objects to be returned to the global cache if the per-CPU cache is full.
    二番目のカラムはバッチカウント、すなわち per-CPU キャッシュが空だったり一杯だったりした場合に、グローバルなキャッシュと受け渡しできるフリーなオブジェクトの最大数である。 - JM
  • CACHE MECHANISM OF RESOURCE AND RESOURCE MANAGEMENT SYSTEM
    リソースのキャッシュ機構およびリソース管理システム - 特許庁
  • DATA MANAGEMENT SYSTEM AND METHOD FOR CACHE BUFFER
    キャッシュバッファ用データ管理システムおよび方法 - 特許庁
  • DATA MANAGING METHOD FOR I/O CACHE MEMORY
    Ｉ／Ｏキャッシュ・メモリにおけるデータ管理方法 - 特許庁
  • MEMORY BUS ACCESS CONTROL SYSTEM AFTER CACHE MISS
    キャッシュミスした後のメモリバスアクセス制御方式 - 特許庁
  • CACHE DELETION METHOD AND CONTENT RELAY SERVER
    キャッシュ削除方法及びコンテンツ中継サーバ - 特許庁
  • This example cleans all of the cache files.
    この例は全てのキャッシュファイルをクリアします。 - PEAR
  • $params['cachecontrol']- cache privacy and validity
    $params['cachecontrol']- キャッシュのプライバシーと妥当性を指定します。 - PEAR
＜前へ 1 2 .... 10 11 12 13 14 15 16 17 18 .... 115 116 次へ＞

例文データの著作権について