「cache」を含む例文一覧(5775)
＜前へ 1 2 .... 13 14 15 16 17 18 19 20 21 .... 115 116 次へ＞- When the selection of second image data is accepted from a user while the cache processor performs cache processing, the main processor takes over and executes the cache processing of the first image data from the cache processor.
キャッシュプロセッサがキャッシュ処理を行っている間に、ユーザから第２の画像データの選択を受け付けると、メインプロセッサは、第１の画像データのキャッシュ処理をキャッシュプロセッサから引き継いで実行する。 - 特許庁 - The DFI-cache retains frequently used instructions longer than the main cache, so that the main cache can invalidate lines while still enjoying the benefits of a cache hit when next accessing that line.
ＤＦＩキャッシュは、主キャッシュよりも長く高頻度に用いられる命令を保持するので、主キャッシュは、ラインに次にアクセスする場合に、キャッシュ・ヒットの恩恵を受けながら、ラインを無効にすることができる。 - 特許庁 - Don't cache the method call when its result is false
結果が false の場合は、メソッドコールをキャッシュしません。 - PEAR - Don't cache the method call when its result is null
結果が null の場合は、メソッドコールをキャッシュしません。 - PEAR - DEVICE FOR INVALIDATING AND REMOVING OLD CACHE LINE
旧キャッシュラインを無効化および除去する装置 - 特許庁 - To provide a cache memory control circuit, capable of operating a cache memory, in an access mode in which the cache memory operates with as low power consumption as possible, while keeping the cache hit performance equivalent to that in a normal access mode.
通常アクセスモードと同等のキャッシュヒット性能を持ちつつ、可能な限りの低消費電力で動作するアクセスモードでキャッシュメモリを動作させることができるキャッシュメモリ制御回路を提供する。 - 特許庁 - CACHE CONTROLLER AND METHOD AND CONTROLLER
キャッシュ制御装置と方法並びにコントローラ装置 - 特許庁 - CACHE MEMORY TEST SYSTEM, TEST METHOD AND TEST PROGRAM
キャッシュメモリ試験システム、試験方法、試験プログラム - 特許庁 - This data processor is provided with a plurality of cache memories 17 and 18, makes the cache memory 17 storing demanded command enable, and makes the cache memory 18 except for it disable.
複数のキャッシュメモリ（１７、１８）を有し、要求された命令を格納するキャッシュメモリをイネーブル（１７）とし、それ以外のキャッシュメモリ（１８）をディスエーブルとする。 - 特許庁 - The LAN data decision section 31 makes a decision whether the data is cached or not and sets a flag indicating to cache or not cache the data at the head of the data before it is delivered to a cache access section 23.
ＬＡＮデータ判定部３１はキャッシュするかどうかを判定し、データの先頭にキャッシュする／しないのフラグをたててキャッシュアクセス部２３に渡す。 - 特許庁 - To provide a set associative cache in which a position and a range of a cache block corresponding to one cache address do not change even if the number of sets and the number of ways are changed.
セット数やウェイ数を変更しても、同一キャッシュアドレスに対応するキャッシュブロックの位置・範囲が変わらないセットアソシアティブキャッシュを提供する。 - 特許庁 - To secure cache capacity n times as large as a cache in a virtual space, in the virtual space where a program for controlling a cache region is operated.
キャッシュ領域を制御するプログラムが動作する仮想空間に、仮想空間内のキャッシュのｎ倍のキャッシュ容量を確保することを可能にする。 - 特許庁 - To enhance a hit rate of a cache memory in a decoder for a variable length, such as an MH code that uses the cache memory by efficiently storing data to the cache memory.
キャッシュメモリを用いたＭＨ符号などの可変長符号の復号装置で、キャッシュメモリに効率よくデータを格納し、ヒット率の向上を図る。 - 特許庁 - To provide a cache memory device for storing image data in which a cache hit rate is improved and a method for controlling the cache memory device.
画像データを記憶するキャッシュメモリ装置において、キャッシュヒット率を向上させたキャッシュメモリ装置及びキャッシュメモリ装置の制御方法を提供する。 - 特許庁 - When a cache miss is caused due to the occurrence of a memory access request, it is necessary to select and remove a cache (victim cache) for changing caches.
メモリアクセス要求が発生してキャッシュミスが生じた場合に、キャッシュを入れ替えるために取り除くべきキャッシュ（ビクティムキャッシュ）を選ぶ必要がある。 - 特許庁 - Priority is set in each piece of data to be stored in a cache 22 by a cache list management part 21 and data with high priority is continuously stored in the cache 22.
キャッシュ２２に記憶されるそれぞれのデータにキャッシュリスト管理部２１により優先度が設定され、優先度の高いデータがキャッシュ２２に記憶され続ける。 - 特許庁 - A cache server controlling device 600 selects a cache server 300 for storing reproduced content, to make the selected cache server 300 store the reproduced content.
キャッシュサーバ制御装置６００は、再生コンテンツを記憶すべきキャッシュサーバ３００を選択し、選択したキャッシュサーバ３００に再生コンテンツを記憶させる。 - 特許庁 - A hit rate measuring circuit 3 for a cache memory includes an N-bit shift register 6, a cache hit counter 7, and an output circuit 8 that outputs cache hits.
キャッシュメモリのヒット率測定回路３は、Ｎビットのシフトレジスタ６と、キャッシュヒットカウンタ７と、キャッシュヒットを出力する出力回路８と、を備える。 - 特許庁 - To provide a microcomputer capable of preventing unnecessary replacement of cache lines in an instruction cache and meaningless writing of cache lines.
命令キャッシュにおけるキャッシュラインの無駄な置き換え及び無意味なキャッシュラインの書き込みが発生することを防止することができるマイクロコンピュータを提供する。 - 特許庁 - A secondary cache holds primary cache information 220 showing whether or not respective subblocks in a block corresponding to each entry exist in a primary cache.
２次キャッシュにおいて、各エントリに対応するブロック中のサブブロックの各々が１次キャッシュ中に存在するか否かを示す１次キャッシュ情報２２０を保持する。 - 特許庁 - To provide a cache storage device which can efficiently use a disk cache at the time of accessing the file of large capacity exceeding the capacity of the disk cache.
ディスクキャッシュの容量を越えるような大容量のファイルをアクセスする際にも、ディスクキャッシュを効率的に利用できるキャッシュ記憶装置を提供する。 - 特許庁 - The distributed cache system configured with a plurality of cache control servers manages content information managed by each cache control server in a divided manner.
複数のキャッシュ制御サーバから構成される分散キャッシュシステムにおいて、各キャッシュ制御サーバが管理するコンテンツの情報を分割して管理する。 - 特許庁 - To achieve a low power consumption by reducing the number of access to an instruction cache tag memory without adding modification to an instruction cache controller in an instruction cache.
命令キャッシュにおける命令キャッシュコントローラに修正を加えることなく、命令キャッシュタグメモリへのアクセス回数を減らし、低消費電力化を図る。 - 特許庁 - To prevent a computer from acquiring cache data that has become obsolete and thereby reducing the convenience of a network cache system having a plurality of cache devices installed therein.
キャッシュ装置を複数台設置したネットワークキャッシュシステムにおいて、陳腐化したキャッシュデータをコンピュータが取得し、利便性が低下するのを防止する。 - 特許庁 - A disk cache receiving device 25 of the waiting system host computer 2 receives the updated cache data, and requests the update of the disk cache to a disk controller 14.
待機系ホストコンピュータ２のディスクキャッシュ受信装置２５は、更新されたキャッシュデータを受けてディスクコントローラ１４にディスクキャッシュの更新を依頼する。 - 特許庁 - A device adapter for connecting a server to storage includes a cache controller, a cache interface for accessing a cache device, and a storage interface for accessing the storage.
サーバとストレージとを接続するデバイスアダプタは、キャッシュコントローラと、キャッシュ装置にアクセスするキャッシュインタフェースと、ストレージにアクセスするストレージインタフェースとを備える。 - 特許庁 - An apparatus and a method for controlling cache of hard disk devices recognize the data to be retrieved from a non-volatile memory medium 5 by taking into consideration of cache data stored in a cache buffer 2 in the past.
キャッシュ・バッファ２に以前から記憶されているキャッシュ・データを考慮し、不揮発性の記憶媒体５から検索すべきデータが識別される。 - 特許庁 - When the read address is found in the cache memory, that is, when a cache hit is made, designated read address data is outputted from the cache memory.
リードアドレスがキャッシュメモリ内に発見された場合、すなわちキャッシュヒットした場合には、指定されたリードアドレスのデータはキャッシュメモリから出力される。 - 特許庁 - When the cache region is in a specific condition such as a cache full state, the cache data are collectively written in a recording region of the auxiliary storage means 25.
キャッシュ領域がキャッシュフル時等の特定条件のとき、キャッシュデータをまとめて前記補助記憶手段２５の記録領域に書き込みする。 - 特許庁 - A high-order cache staging means carries out staging of data read from a disk unit into a high-order cache and it instructs destaging of data read into a low-order cache.
上位キャッシュステージング手段は、ディスク装置から読み出したデータを上位キャッシュにステージングし、下位キャッシュに読み出したデータのデステージングを指示する。 - 特許庁 - A cache memory 22 is provided with a group of cache pages as a normal data area and a group for work pages saving DIRTY data in the cache page.
キャッシュメモリ２２は、正規のデータ領域であるキャッシュページ群とともに、キャッシュページ内のＤＩＲＴＹデータを退避するためのワークページ群を備える。 - 特許庁 - A cache management part 511 registers a cache entry including the inquiry and the access permission list and the retrieval result character string in association with each other in a cache 43.
キャッシュ管理部５１１は、問い合わせ、アクセス許可リスト及び検索結果文字列を対応付けて含むキャッシュエントリをキャッシュ４３に登録する。 - 特許庁 - ACTIVE CONTENTS CACHE CONTROL SYSTEM, ACTIVE CONTENTS CACHE CONTROLLER, ITS CONTROLLING METHOD, PROGRAM FOR CONTROL AND PROCESSING ACTIVE CONTENTS CACHE AND RECORDING MEDIUM FOR ITS PROGRAM
アクティブコンテンツキャッシュ制御システムと、アクティブコンテンツキャッシュ制御装置及び方法と、アクティブコンテンツキャッシュ制御処理用プログラム及びそのプログラムの記録媒体 - 特許庁 - The cache access part reads out all of the pre-conversion pixel values necessary for calculation of post-conversion pixel values from the plurality of cache blocks by a single cache access.
キャッシュアクセス部は、複数のキャッシュブロックから、変換後画素値の計算に必要な全ての変換前画素値を１回のキャッシュアクセスで読み出す。 - 特許庁 - When the cache use information is stored in the first register 10a, a cache control circuit 11 stores that cache use information in a second register.
キャッシュ制御回路１１は、第１のレジスタ１０ａにキャッシュ使用情報が格納されると、そのキャッシュ使用情報を第２のレジスタに格納する。 - 特許庁 - The allocation of an access address to a cache memory is performed with standard memory capacity as a target in the cache controlling method controlling a cache memory.
キャッシュメモリを制御するキャッシュ制御方法において、キャッシュメモリに対するアクセスアドレスの割り振りを、標準メモリ容量をターゲットとして行う。 - 特許庁 - To provide cache management strategies for retrieving information from a storage medium, such as an optical disc, using a cache memory including multiple cache segments.
複数のキャッシュセグメントを備えるキャッシュメモリを使用して、光ディスクなどの記憶媒体から情報を取り出すキャッシュ管理戦略を提供すること。 - 特許庁 - To enable cache data to be pointed in a plurality of indexes when the cache data is cached again after the cache data pointed in the plurality of indexes is discarded.
複数のインデックスからポイントされているキャッシュデータが破棄された後に再びキャッシュされたとき当該複数のインデックスにポイントさせることを可能とする。 - 特許庁 - To provide a cache having a higher density, a wider bandwidth and better waiting time as compared with a currently-available cache using an off-die cache.
オフダイキャッシュを使用する現在利用可能なキャッシュに比べて、高密度、大きな帯域幅、およびより良好な待ち時間を有するキャッシュを提供すること。 - 特許庁 - A processor is provided with an execution pipe line and a cache memory having several held instruction words selected from a cache block and plural cache blocks.
プロセッサは、実行パイプラインと、キャッシュブロックから選定されたいくつかに保持された命令ワードと共に複数のキャッシュブロックを含むキャッシュメモリとを有する。 - 特許庁 - A cache system of an embodiment of the invention includes: a volatile cache memory; a nonvolatile cache memory with the same capacity as that of the volatile cache memory; an address decoder designating the same line for the volatile cache memory and the nonvolatile cache memory; and a save region for storing data inputted from the volatile cache memory and outputting the stored data to the volatile cache memory.
本発明の実施形態によるキャッシュシステムは、揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと同容量の不揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと前記不揮発性キャッシュメモリーとに対して同じラインを指定するアドレスデコーダと、前記揮発性キャッシュメモリーから入力されるデータを記憶し、記憶したデータを前記揮発性キャッシュメモリーへ出力する退避領域とを有することを特徴とする。 - 特許庁 - A second control part 14 deletes a cache entry without using a route for the cache entry when a count value of the cache entry is not matched with a count value of a routing entry used to determine the route for the cache entry even if the cache entry that hits a destination address of a packet exists in the cache table 13 upon receiving the packet.
第２の制御部１４は、パケットの受信時に、パケットの宛先アドレスにヒットするキャッシュエントリがキャッシュテーブル１３にあっても、そのキャッシュエントリのカウント値とそのキャッシュエントリのルートの決定に用いられたルーティングエントリのカウント値とが一致しない場合は、そのキャッシュエントリのルートを使用せず、そのキャッシュエントリを削除する。 - 特許庁 - A storage device sets part of nonvolatile cache memory as a cache residency area, and in an emergency such as an unexpected power outage, backs up dirty data out of data cached in volatile cache memory to an area other than the cache residency area in nonvolatile cache memory, together with relevant cache management information.
本発明のストレージ装置は、不揮発性キャッシュメモリの一部をキャッシュ常駐化領域に設定し、不意の電源遮断等の緊急時には、揮発性キャッシュメモリにキャッシュされているデータのうち、ダーティなデータをそのキャッシュ管理情報とともに不揮発性キャッシュメモリのキャッシュ常駐化領域以外の領域にバックアップする。 - 特許庁 - A cache data storage device 102 n times as large as the cache region 101 on the virtual address space is prepared, and one byte each of the cache region specified when referring to and updating the cache region is made to correspond one to one to the block of n bytes prepared in the number corresponding to the size of the cache region in the cache data storage device.
仮想アドレス空間上のキャッシュ領域１０１のｎ倍のキャッシュデータ記憶装置１０２を用意し、キャッシュ領域参照、更新時に指定したキャッシュ領域の各１バイトとキャッシュデータ記憶装置にキャッシュ領域の大きさの数だけ用意したｎバイトのブロックとを１対１に対応させる。 - 特許庁 - A cache is established so that plural entries can be included.
キャッシュが複数のエントリを含んで確立される。 - 特許庁 - METHOD AND DEVICE FOR MANAGING SOFTWARE OF ON-CHIP CACHE
オンチップキャッシュのソフトウェア管理方法および装置 - 特許庁 - CACHE METHOD FOR RECORDING DEVICE, AND DATA RECORDING DEVICE
記録デバイスのキャッシュ方法及びデータ記録装置 - 特許庁 - DISTRIBUTION METHOD OF CACHE UPDATING NOTICE AND SYSTEM THEREFOR
キャッシュ更新通知配信方法及びそのシステム - 特許庁 - INFORMATION PROCESSING DEVICE AND CACHE MEMORY CONTROL METHOD
情報処理装置およびキャッシュメモリ制御方法 - 特許庁 - CACHE MEMORY CONTROLLER AND CONTROL METHOD
キャッシュメモリ制御装置およびキャッシュメモリ制御方法 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- PEAR
- Copyright © 2001 - 2008 by the PEAR Documentation Group.
This material may be distributed only subject to the terms and conditions set forth in the Open Publication License, v1.0 or later (the latest version is presently available at http://www.opencontent.org/openpub/ ).
