「cache」を含む例文一覧(5775)

＜前へ 1 2 .... 16 17 18 19 20 21 22 23 24 .... 115 116 次へ＞
  • compressing address trace data for cache simulations
    キャッシュ・シミュレーションのためのアドレス追跡データの圧縮 - コンピューター用語辞典
  • A Correctness Proof of a Cache Coherence Protocol
    キャッシュ・コヒーレント・プロトコルについての正当性の証明 - コンピューター用語辞典
  • the variable cache will be cleaned after parsing.
    の場合は、パース後に変数キャッシュが消去されます。 - PEAR
  • 1. What exactly is this cache feature?
    1. このキャッシュ機能って、実際のところどんなものなの? - PEAR
  • If the converter was registered with cache type XtCacheNone or no value was found in the conversion cache, XtCallConverter calls the converter and, if it was not registered with cache type XtCacheNone, enters the result into the cache.
    コンバータがキャッシュ型XtCacheNoneで登録されているか、変換キャッシュにデータが見つからない場合には、XtCallConverterはコンバータを呼び出す。 コンバータがキャッシュ型XtCacheNoneで登録されていない場合には、変換結果はキャッシュに格納される。 - XFree86
  • Data pass through the cache memory inside the data transfer part.
    データは、データ転送部内のキャッシュ・メモリを通過する。 - 特許庁
  • The cache is such that an individual cache system must communicate to other associated cache systems, or check with such cache systems, to determine if the cache systems contain a copy of a given cached location prior to or upon modification or appropriation of data at a given cached location.
    キャッシュは、個々のキャッシュ・システムが、他の関連したキャッシュ・システムに通信するか又はこうしたキャッシュ・システムに問い合わせを行い、所定のキャッシュ位置におけるデータの修正又は取得時に、或いはその前に、該キャッシュ・システムが所定のキャッシュ位置のコピーを含むかどうかを判断するというものである。 - 特許庁
  • When a CPU 10 starts memory access and a cache memory 40 is free, a memory control circuit 50 specifies a cache line of the cache memory 40 to be inspected and takes the data of the specified cache line out of the cache memory 40 to perform inspection.
    ＣＰＵ１０によってメモリアクセスが開始され、キャッシュメモリ４０が空き状態にあるとき、メモリ制御回路５０により、キャッシュメモリ４０の検査すべきキャッシュラインを指定するとともに、指定したキャッシュラインのデータをキャッシュメモリ４０から取り出して検査を行うようにする。 - 特許庁
  • The cache controlling apparatus includes a supervising section 51A adapted to supervise accessing time to the cache memory 30, and a refreshing section 51B adapted to read data on one or more cache lines of the cache memory 30 from the main memory again in response to the result of the supervision by the supervising section 51A, and retain the read data into the cache memory.
    そして、キャッシュメモリ３０へのアクセス時刻を監視する監視部５１Ａと、この監視部５１Ａによる監視結果に応じてキャッシュメモリ３０の一以上のキャッシュラインにおけるデータをメインメモリから再度読み出して保存するリフレッシュ部５１Ｂとがそなえられている。 - 特許庁
  • This storage system is provided with a cache for caching user data, a cache information storage means for holding information for cache resident support, a command receiving means for receiving a command for the cache resident support, and a recording setting means for setting recording for cache resident.
    記憶装置システムにおいて、ユーザデータをキャッシングするキャッシュと、キャッシュ常駐支援のための情報を保持するキャッシュ情報格納手段と、キャッシュ常駐支援のためのコマンドを受信するコマンド受信手段と、キャッシュ常駐のためのレコーディング設定を行うレコーディング設定手段とを設ける。 - 特許庁
  • When a cache 0 fails while the cache 0 and a cache 1 carry out duplexing of unwritten data to a disk, the disk unwritten data is overwritten and copied on disk unwritten data of a cache 4 not duplexed with other cache memory modules and data synchronous with the disk.
    Ｃａｃｈｅ０とＣａｃｈｅ１がディスクへの未書き込みデータを二重化している場合に、Ｃａｃｈｅ０が故障したとき、ディスク未書き込みデータを他のキャッシュメモリモジュールと二重化していないＣａｃｈｅ４のディスク未書き込みデータであってディスクと同期しているデータに上書きコピーする。 - 特許庁
  • Upon detecting the reference and dating of the cache region, the corresponding block of the cache data storage device 102 is specified, and data n times the length of data to be referred to and updated is transferred in blocks between a region outside the cache region and the cache data storage device or between the cache data storage devices.
    キャッシュ領域の参照、更新を検出した時点でキャッシュデータ記憶装置１０２の対応するブロックを特定し、参照、更新するデータ長のｎ倍のデータをキャッシュ領域外の領域とキャッシュデータ記憶装置との間、または、キャッシュデータ記憶装置間でブロック単位にデータ転送する。 - 特許庁
  • SYSTEM TO MAINTAIN LOW-COST CACHE COHERENCY FOR ACCELERATORS
    アクセラレータ用低コストのキャッシュ一貫性を維持するシステム - 特許庁
  • MOBILE RADIO TERMINAL DEVICE AND DIGITAL CACHE TRANSFER METHOD
    移動無線端末装置および電子マネー転送方法 - 特許庁
  • STORAGE DEVICE IN SET ASSOCIATIVE SYSTEM AND CACHE MEMORY DEVICE
    セットアソシアティブ方式の記憶装置及びキャッシュメモリ装置 - 特許庁
  • METHOD AND PROGRAM FOR CONTROLLING ARP CACHE MEMORY
    ＡＲＰキャッシュメモリの制御方法および制御プログラム - 特許庁
  • MANAGING DEVICE, CACHE CONTROL METHOD OF THE SAME, RECORDING MEDIUM, AND CACHE CONTROL METHOD OF INFORMATION TRANSFER SYSTEM
    管理装置、管理装置のキャッシュ制御方法及び記録媒体並びに情報転送システムのキャッシュ制御方法 - 特許庁
  • HIT RATE MEASURING CIRCUIT FOR CACHE MEMORY, PROCESSOR, AND METHOD
    キャッシュメモリのヒット率測定回路、プロセッサ及び方法 - 特許庁
  • To allow a cache system to send back a requested object initially missing from the cache, with respect to a method and a device for constructing an object in the cache system.
    キャッシュシステム内でオブジェクトを構築する方法および装置であって、キャッシュシステムが、当初キャッシュ内に存在しなかった要求オブジェクトを返送することを可能とする。 - 特許庁
  • METHOD AND DEVICE FOR IMPROVING TRANSFER TIME OF MULTILEVEL CACHE
    マルチレベルキャッシュ転送時間の改善方法および装置 - 特許庁
  • To provide a mechanism for determining which data is to be evicted in the first place from an intermediate cache such as an L2 cache.
    Ｌ２キャッシュなどの中間キャッシュからどのデータをまずエビクトすべきかを判定する機構を提供する。 - 特許庁
  • A cache management device 10 includes a cache status management part 12 and a short-distance communication propriety management department 13.
    キャッシュ管理装置１０は、キャッシュ状況管理部１２と近距離通信可否管理部１３とを備える。 - 特許庁
  • INFORMATION PROCESSING SYSTEM AND METHOD FOR MANAGING DATA IN CACHE MEMORY
    キャッシュメモリのデータ管理方法、及び情報処理装置 - 特許庁
  • CACHE CONTROLLER AND COMPUTER SYSTEM EQUIPPED WITH IT
    キャッシュコントローラおよび該キャッシュコントローラを備えたコンピュータシステム - 特許庁
  • IMAGE DISPLAY DEVICE, PRINTER AND IMAGE CACHE METHOD
    画像表示装置、印刷装置および画像キャッシュ方法 - 特許庁
  • A cache memory 24 has cache areas allocated to respective communication ports 41 of external storage subsystems 40.
    外部ストレージサブシステム４０の通信ポート４１毎に割当てられた各キャッシュ領域を持つキャッシュメモリ２４がある。 - 特許庁
  • The second processor (16) checks presence/absence of a cache hit.
    第二のプロセッサ（１６）は、キャッシュヒットの有無をチェックする。 - 特許庁
  • This method prevents efficiency of the cache memory from being deteriorated since reproduction of update data is no conducted on the cache memory.
    キャッシュメモリ上で更新データの複製を作成しないため、キャッシュメモリの利用効率の低下を回避できる。 - 特許庁
  • To control a cache memory by a simple method.
    簡易な手法でキャッシュメモリを制御できるようにする。 - 特許庁
  • DISK UNIT, AND CACHE MEMORY CONTROL METHOD THEREFOR
    ディスク装置及びディスク装置のキャッシュメモリ制御方法 - 特許庁
  • METHOD, DEVICE, AND COMPUTER PROGRAM FOR CACHE MANAGEMENT
    キャッシュ管理のための方法、装置、およびコンピュータ・プログラム - 特許庁
  • To improve the use efficiency of a cache memory by generating the optimal link option by managing cache information.
    キャッシュ情報を管理して、最適なリンクオプションを生成することによりキャッシュメモリの使用効率を向上させる。 - 特許庁
  • BASIC CACHE BLOCK MICROPROCESSOR HAVING INSTRUCTION HISTORY INFORMATION
    命令履歴情報を持つ基本キャッシュ・ブロック・マイクロプロセッサ - 特許庁
  • To perform cache management without any increase in a management area for cache management or deterioration of performance.
    キャッシュ管理のための管理領域を増大させず、また、性能を劣化させないように、キャッシュ管理を行う。 - 特許庁
  • The method also includes implementing the nonuniform architecture in the cache to reduce power consumption at the cache.
    本方法は、キャッシュにおける電力消費を更に減らすために、キャッシュ中の非一様なアーキテクチャを使用する。 - 特許庁
  • To improve the performance of a cache memory by adopting the optimum cache configuration corresponding to the character of a program.
    プログラムの性質に合わせて最適なキャッシュ構成をとれるようにして、キャッシュメモリの性能を向上させる。 - 特許庁
  • Thus, individual cache ways can be partially locked.
    このように、個々のキャッシュ・ウェイは部分的にロックされ得る。 - 特許庁
  • The cache section updates its cache state every time the color conversion data at the concerned grating point are read from the storage section.
    キャッシュ部は、相当格子点の色変換データが格納部から読み出される毎にキャッシュ状態を更新する。 - 特許庁
  • To hold consistency between an instruction/data cache and a main memory.
    命令／データ・キャッシュとメイン・メモリ間の整合性を保つ。 - 特許庁
  • The semiconductor memory 100, which is a cache DRAM, is provided with a main memory (a DRAM) 10, a cache memory (a SRAM) 11 and a control circuit 25 which controls cache operations.
    キャッシュＤＲＡＭである半導体記憶装置１００は、メインメモリ（ＤＲＡＭ）１０と、キャッシュメモリ（ＳＲＡＭ）１１と、キャッシュ動作を制御するための制御回路２５とを備える。 - 特許庁
  • The cache control means 222 of the client device 220 performs the control of caching the received code data excluding the partial codes for which the cache is inhibited by the cache control information.
    クライアント装置220のキャッシュ制御手段222は受信した符号データの、キャッシュ制御情報によりキャッシュが禁止された部分符号を除いてキャッシュする制御を行う。 - 特許庁
  • DISK DEVICE AND CACHE MEMORY CONTROL METHOD FOR DISK DEVICE
    ディスク装置およびディスク装置のキャッシュメモリ制御方法 - 特許庁
  • To improve the hitting percentage of a cache memory and improve the performance of a system by fetching to the cache memory data previously estimated to access the cache memory.
    キャッシュメモリにアクセスされるデータを予め予想してキャッシュメモリに取り込んでおくことにより、キャッシュメモリのヒット率を向上させ、システムのパフォーマンスを向上させる。 - 特許庁
  • STORAGE SYSTEM, AND CACHE MEMORY CONTROL METHOD FOR STORAGE SYSTEM
    ストレージシステムおよびストレージシステムのキャッシュメモリ制御方法 - 特許庁
  • Further, in a normal case, the prefetch of the primary cache and the prefetch of the secondary cache are overlapped and performed.
    さらに通常のケースにおいては、１次キャッシュのプリフェッチと２次キャッシュのプリフェッチはオーバラップして行われる。 - 特許庁
  • The processor includes a plurality of multi-thread processor cores each of which has a data cache and an instruction cache.
    プロセッサは、それぞれがデータキャッシュおよび命令キャッシュを持っている複数のマルチスレッドプロセッサコアを備えている。 - 特許庁
  • SHARED CACHE MEMORY AND DATA TRANSFER METHOD AMONG CACHES
    共有キャッシュメモリとそのキャッシュ間のデータ転送方法 - 特許庁
  • Then, a system cache is prepared and incorporated in the computer equipment, which is obtained by combining the installed device cache, the device cache of another device and a prescribed gamut compression algorithm (S905-S908).
    そして、インストールしたデバイスキャッシュ、他のデバイスのデバイスキャッシュ、および、所定のガマット圧縮アルゴリズムを組み合わせたシステムキャッシュを作成して、コンピュータ機器に組み込む(S905-S908)。 - 特許庁
  • To provide an integrated type cache memory that can concurrently execute a fetch instruction and data access, which are used to be implemented only by using a separated type cache memory, and a processor that can realize use of both integrated and separated type cache memory devices.
    本発明の課題は、従来分離型でのみ可能であった命令フェッチとデータアクセスの同時実行を統合型キャッシュメモリで達成することである。 - 特許庁
  • A data transfer section is provided having a cache memory.
    キャッシュ・メモリを有するデータ転送部が設けられている。 - 特許庁
＜前へ 1 2 .... 16 17 18 19 20 21 22 23 24 .... 115 116 次へ＞

例文データの著作権について