「cache」を含む例文一覧(5776)
＜前へ 1 2 .... 85 86 87 88 89 90 91 92 93 .... 115 116 次へ＞- To provide an intermediate code execution device capable of executing an intermediate code at a high speed by effectively using a high-speed memory such as a cache memory or a built-in memory.
キャッシュメモリや内蔵メモリ等の高速メモリを有効に利用して、中間コードを高速で実行することができる中間コード実行装置を提供すること。 - 特許庁 - An update management table return control part 47 stores the update management table stored in the system volume 33 into the cache memory 25 when accepting a device start-up direction.
更新管理テーブル復帰制御部４７は、装置立ち上げ指示を受け付けると、システムボリューム３３に保存されている更新管理テーブルをキャッシュメモリ２５に保存する。 - 特許庁 - An access request to the cache memory part 7 which is issued through the shared access path 10 is controlled so that a read access and a write access are alternately issued.
そして、この共有するアクセスパス１０を経由して発行されるキャッシュメモリ部７へのアクセス要求がリードアクセス、ライトアクセス交互に発行されるように制御する。 - 特許庁 - The intermediate storage registers 4, together with an additional tag register 5, may serve as cache for the microprocessor's data requests, further increasing the potential speed of the IC.
これらの中間記憶装置４は、付加的なタグ記憶装置５とともにマイクロプロセッサのデータ要求に対してキャッシュとして作用しＩＣの潜在的速度を向上させる。 - 特許庁 - A restraint instruction counting part 48 counts the number of times of restraint instructions given by the cache controller 70 to the read requests and informs a restraint control part 49 of the number of the times of restraint instructions.
抑制指示カウント部４８は、キャッシュコントローラ７０からリード要求の抑制指示が出された回数をカウントし、抑制指示回数を抑制制御部４９へ通知する。 - 特許庁 - The MAP 10 disclosed herein stores a binding (HoA1-CoA31) in an AR 3 to which an MN 21 has been connected before hand-off to a binding cache 12.
本発明に係るＭＡＰ１０は、ＭＮ２１がハンドオフ前に接続していたＡＲ３におけるバインディング（ＨｏＡ１−ＣｏＡ３１）をバインディングキャッシュ１２に保持している。 - 特許庁 - The system controller 203a then makes copy back to the update data on the cache line in the memory 204a, to which the instruction is issued, into a takeover buffer memory 214a.
続いて、システムコントローラ２０３ａは、コピーバックインバリデート指示が行われたキャッシュメモリ２０４ａにおけるキャッシュラインの更新データを引継ぎ用バッファメモリ２１４ａにコピーバックする。 - 特許庁 - In one embodiment, the newly created copy is placed in the F state and the cache line previously in the F state is put in the Shared (S) state, or the Invalid (I) state.
一実施例では、新たに作成される複製がF状態に置かれ、先行してF状態にあったキャッシュ・ラインは共有（S）状態又は無効（I）状態に置かれる。 - 特許庁 - To provide a device for extracting a function to be called with high frequency and a basic block to be executed with high frequency, and for optimally allocating them to reduce any cache conflict.
高い頻度で呼び出される関数と高い頻度で実行される基本ブロックを抽出してキャッシュコンフリクトが低減するように最適割付する装置を提供する。 - 特許庁 - A code generator produces an optimized native code in accordance with the selected code generation method and stores the optimized native code in a code cache 212 for reuse.
コード生成器は、選択したコード生成メソッドに応じて、最適化したネーティブ・コードを生成し、再利用のために、最適化したネーティブ・コードをコード・キャッシュ２１２に格納する。 - 特許庁 - To provide an information processing unit capable of speeding up an address comparing process between a cache address and a store address of VSC command.
ＬＳＩピンの大幅な多ピン化を行うことなく、キャッシュアドレスとＶＳＣ命令のストアアドレスとのアドレス比較処理の高速化が可能な情報処理装置を提供する。 - 特許庁 - At least, one out of the standard clocks which are supplied from a first clock driver 18 to the CPU core 11 and to the cache device 12 is stopped.
クロック供給停止信号を、第１のクロックドライバ１８からＣＰＵコア１１及びキャッシュ装置１２に供給される基準クロックのうち少なくとも一方を停止する。 - 特許庁 - An integrated device comprises: a cache for storing DMA data during a self-refreshing; and a memory control part for releasing self-refreshing of a memory by DMA transfer start information.
集積装置は、セルフリフレッシュ中はＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部とを含む。 - 特許庁 - When the data about the error sector specified by the instruction is not stored in the cache memory 11C, the disk device 10 executes the read-out of data from the error sector.
また、ディスク装置１０は、命令により指定されたエラーセクタについてのデータがキャッシュメモリ１１Ｃに保持されていない場合、エラーセクタからのデータ読み出しを実行する。 - 特許庁 - This information processor is provided with a CPU 31; a main memory 40 for storing data; and a cache memory 33 for storing TAG data 33a and data units 33b corresponding to the data.
装置は、CPU３１と、データを記憶するメインメモリ４０と、前記データに対応するTAGデータ３３ａ及びデータ単位３３ｂを記憶するキャッシュメモリ３３とを有している。 - 特許庁 - Then, all the contents of the cache memory 2 are wiped out to the memory module 4a being the origin of copy and a memory module 4b being the destination of copy by the write-back operation in the copy mode.
そして、複写モードでのライトバック動作により、キャッシュメモリ２の内容をすべて複写元のメモリモジュール４ａと複写先のメモリモジュール４ｂに掃き出す。 - 特許庁 - By fixing the cache areas used by each controller, the exclusive control between processors is made unnecessary and performance deterioration accompanying increase of the processors is prevented.
各コントローラが使用するキャッシュ領域を固定化することにより、プロセッサ間の排他制御を不要とし、複数プロセッサ化に伴う性能劣化を防止することが可能となる。 - 特許庁 - A hard disk drive device 20 comprises; a disk 32; cache memory 34 for temporarily storing management data M/D; and a controller 36 for controlling reading and writing.
ハードディスクドライブ装置２０は、ディスク３２と、管理データＭ／Ｄを一時的に保存するためのキャッシュメモリ３４と、読込みおよび書込みを制御するコントローラ３６とを備える。 - 特許庁 - To prevent a transfer loop from being generated when a content request message is transferred according to guidance information for guiding to a router holding a cache of content data.
コンテンツデータのキャッシュを保有するルータに誘導するための誘導情報に従ってコンテンツ要求メッセージを転送すると転送ループが発生することを防止する。 - 特許庁 - To attain the dynamic switching of a cache control protocol without touching any structural body indicating the attribute of an area being the destination of access such as a segment describer or a page describer.
セグメント記述子やページ記述子等のアクセス先領域の属性を示す構造体に手を入れずにキャッシュ制御プロトコルの動的な切り替えを可能にする。 - 特許庁 - To prolong a using time without uselessly consuming the power of terminal equipment, to validly use the cache of the terminal equipment, and to prevent the increase of the traffic of a transmission path.
端末装置の電力を無駄に消費しないで利用時間を長くし、端末装置のキャッシュを有効に利用でき、かつ、伝送路のトラフィックを増大させない。 - 特許庁 - A host input/output means 208 sends and receives data between a host 100 and a cache 240 according to a transfer list containing an LA(logical address) generated by an MPU 250.
ホスト入出力手段２０８は、ＭＰＵ２５０が作成したＬＡを含む転送リストにしたがい、ホスト１００とキャッシュ２４０との間でデータを送受信する。 - 特許庁 - In the information processing system, the number of ways of the snoop tag in the system controller is set larger than the number of ways of the cache tag in the CPU.
システムコントローラ内のスヌープタグのＷＡＹを、ＣＰＵ内のキャッシュタグのＷＡＹ数よりも多くした情報処理システムにより、上記課題の解決を図る。 - 特許庁 - To efficiently perform cache reading by avoiding accessing an unreadable area even when there exists the unreadable area between sessions of data recorded in a medium.
メディアに記録されたデータのセッション間に読み出し不可能な領域が存在していても、その領域にアクセスしないようにして効率的なキャッシュ読み出しを行う。 - 特許庁 - To provide a system and method at low costs for deciding the effect of cache while continuously activating this system for long time in the actual software work load of a customer.
顧客の実際のソフトウエア作業負荷において、長期間継続的に稼動させながらキャッシュの効果を決定するための低コストのシステムおよび方法を提供すること。 - 特許庁 - The cache controller 11 obtains the requested data related to each read request from among data items stored in the disk storage medium K according to the order of serialized read requests.
キャッシュコントローラ１１は、シリアライズされた読取要求の順序に従って、読取要求に係る要求データを、ディスク記憶媒体Ｋに記憶されたデータの中から取得する。 - 特許庁 - When a password inputted from an input part 160 is matched with a preliminarily registered password, the content data held in the cache 140 are displayed or printed out.
入力部１６０から入力されたパスワードが予め登録してあるパスワードと一致したら、キャッシュ１４０に保持したコンテンツデータを表示、あるいはプリントする。 - 特許庁 - To make reducible the power consumption and also to the delay time at the same time in the case of continuous access in a semiconductor memory device applied to a set associative cache memory.
セット・アソシアティブ形式のキャッシュメモリに適用される半導体記憶装置において、連続アクセス時に消費電力の低減と遅延時間の短縮を同時に可能にする。 - 特許庁 - The method includes a step of instructing the install state of the data line by using the local change bit concerning a method of writing the data line in the L2 cache.
本明細書に記載の方法は、データ・ラインをＬ２キャッシュに書き込む方法に関し、ローカル変更ビットを使用してデータ・ラインのインストール状態を指示するステップを含む。 - 特許庁 - The picture processor 15 is provided with an outside memory 1 in which plural table data are stored and a table data cache memory 4 in which the table data read from the outside memory 1 are stored.
画像処理装置１５は、複数のテーブルデータが記憶された外部メモリ１と、外部メモリ１から読み出されたテーブルデータを記憶するテーブルデータキャッシュメモリ４とを備える。 - 特許庁 - Also, a contraction device 330 observes the transaction for keeping the cache consistency flowing through an interconnection network 100 and detects a bit which can be set to 0 in the directory.
また縮約装置３３０は、結合網１００を流れるキャッシュ一貫性保持のためのトランザクションを観測し、ディレクトリ中で０に設定できるビットを検出する。 - 特許庁 - A hybrid HDD 19 which is an external storage device of the information processing apparatus 1 includes therein the nonvolatile semiconductor memory 194 as the cache of a storage section 196.
情報処理装置１の外部記憶装置であるハイブリッドＨＤＤ１９は、記憶部１９６のキャッシュとして半導体不揮発性メモリ１９４を内蔵する。 - 特許庁 - The cache controller 27 of a local disk system 10 stores, on receipt of a data writing request from a host computer 1, data in a local disk on a disk device group 30.
ローカルディスクシステム１０のキャッシュコントローラ２７は、ホストコンピュータ１からデータ書込み要求を受信すると、ディスク装置群３０上のローカルディスクにデータを記憶する。 - 特許庁 - To provide a method intended for controlling dissemination of contents in a peer-to-peer mode between peers having wireless communication capacities and comprising a cache memory for storing contents.
本発明の方法は、ワイヤレス・コミュニケーション能力を有するピア間でのピアツーピアモードコンテンツの配布制御のためのものであり、かつ、コンテンツを記憶するキャッシュメモリを有する。 - 特許庁 - To allow a cache server to store content to be reproduced, with a large load of a distribution server, even when a distribution band is different in each content to be reproduced.
再生コンテンツによって配信帯域が異なる場合であっても、配信サーバの負荷が大きい再生コンテンツをキャッシュサーバに記憶させることができるようにする。 - 特許庁 - To provide a software conversion program enabling determination of whether to perform off-load to an accelerator by considering actual change of a data transfer rate and cache behavior in a host processor.
実際のデータ転送レートの変更、ホストプロセッサのキャッシュの振る舞いを考慮し、アクセラレータへオフロードするか否かを判断できるソフトウェア変換プログラムを提供する。 - 特許庁 - An information processing device 1 is equipped with: a multi-core CPU 4 having cores 2, 3 with cache memories 7, 8; and a DRAM 6 to which the multi-core CPU 4 is connected.
情報処理装置１は、キャッシュメモリ７，８を有するコア２，３が内蔵されたマルチコアＣＰＵ４と、マルチコアＣＰＵ４と接続されたＤＲＡＭ６とを備えている。 - 特許庁 - To provide a semiconductor integrated circuit device which can speed up an operation frequency while deterioration of performance of a processing unit is suppressed and to provide a cache memory control method.
処理ユニットの性能劣化を抑えつつ動作周波数を高速化することができる半導体集積回路装置およびキャッシュメモリ制御方法の提供を図る。 - 特許庁 - The cache update time is calculated with reference to access characteristics stored in an access characteristic table 206 and data characteristics stored in a data characteristic table 207.
上記キャッシュ更新時間は、アクセス特性テーブル206に格納されているアクセス特性とデータ特性テーブル207に格納されているデータ特性とを参照し算出される。 - 特許庁 - In that case, processing data are held in internal cache memories 15, 16 and then made flush in a data buffer 24 and processes are progressed while delivering the processing data via the data buffer 24.
その際、処理データを内部のキャッシュメモリ１５，１６に保持した後、データバッファ２４にフラッシュし、該データバッファ２４を介して処理データを受け渡しながら処理を進めていく。 - 特許庁 - To provide a data storage device and a control method therefor that can carry out quick merge processing with the data in a file data block and the latest data in a cache block.
ファイル・データ・ブロックのデータとキャッシュ・ブロックの最新のデータとのマージ処理を高速化することのできるデータ記憶装置およびその制御方法を提供する。 - 特許庁 - All of a DRAM 11, a cache memory 12, a pixel processing unit 13, a comparison unit 14 and a serial access memory 15 are formed on one semiconductor board to form one chip.
ＤＲＡＭ１１、キャッシュメモリ１２、画素処理ユニット１３、比較ユニット１４およびシリアルアクセスメモリ１５をすべて１枚の半導体基板上に形成してワンチップ化する。 - 特許庁 - Documents which were requested last are saved in the cache memory together with the close reference and not collected until the close reference is abolished.
しかし、直前に要求のあったドキュメント２０６〜２１０は、強い参照と共にキャッシュ・メモリに保存されて、その強い参照が廃止されるまでは、回収されない。 - 特許庁 - It is checked whether or not the cache file has the end tag of an HTML document (S2005) and when not, it is considered that the saving is a failure, thereby deleting the file (S2006).
そのファイルに、ＨＴＭＬ文書の終了タグが存在するか調べ（Ｓ２００５）、存在しなければ保存は失敗したものとして、そのファイルを削除する（Ｓ２００６）。 - 特許庁 - To provide a cache device capable of for placing intended data in the neighborhood of an arithmetic unit for an intended period, and accessing the intended data inexpensively when an access request to memory data is generated.
意図したデータを意図した期間、演算器の近傍に置き、メモリデータのアクセス要求発生時に、低コストで意図したデータにアクセスできるキャッシュ装置を提供する。 - 特許庁 - At the time of executing print operation, characters cached in the font cache memory is retrieved and the bit map of a hit character is copied, as it is, to a bit map memory thus enhancing the print speed.
印刷実行時、フォントキャッシュメモリ内にキャッシュされた文字を検索し、ヒットした文字のビットマップをそのままビットマップメモリへコピーして印刷速度を向上させる。 - 特許庁 - An access point (AP) 110 has IEEE 802.1x functions mounted thereon and is provided with a cache table having at least a user ID code and a password preserved therein.
アクセスポイント（ＡＰ）１１０にはＩＥＥＥ ８０２．１ｘ機能が搭載されており、少なくともユーザＩＤコードおよびパスワードを貯蔵するキャッシュテーブルを具備している。 - 特許庁 - In the case of printing other divided print face, only data of an area going to be printed are partially decoded on the basis of the cache data having already been acquired.
分割された他の印刷面を印刷する場合には、既に取得されたキャッシュデータに基づいて、印刷しようとする領域のデータだけを部分的に復元する。 - 特許庁 - In the address conversion of first one-line data read in a main memory, addresses after the conversion of all dots of the one-line data stored in the main memory are held in the main memory as a cache.
主記憶メモリに読み込まれた最初の１ラインのアドレス変換において、１ライン全てのドットにおいてその変換後アドレスをキャッシュとして主記憶メモリにに保持する。 - 特許庁 - The close reference is abolished when document identifiers relating the documents 206 to 210 saved in the cache memory become absent in a document stack 202.
強い参照が廃止されるのは、キャッシュ・メモリに保存されるドキュメント２０６〜２１０に関連するドキュメント識別子がドキュメント・スタック２０２に存在しなくなったときである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
