「cache」を含む例文一覧(5775)
＜前へ 1 2 .... 89 90 91 92 93 94 95 96 97 .... 115 116 次へ＞- To safely disconnect a faulty processor from a system by executing cache sweeping in handling a failure of a microprocessor from a sound processor in which no fault occurs.
マイクロプロセッサの障害処理におけるキャッシュ掃き出し処理を、障害が発生していない健全なプロセッサから実行して、障害が発生したプロセッサをシステムから安全に切り離す。 - 特許庁 - An address converting circuit 21 converts a data part address into a control information part address for access to a data storage region and a control information part storage region in a cache memory.
アドレス変換回路２１は、キャッシュメモリ内のデータ部格納領域及び制御情報部格納領域へのアクセスのために、データ部アドレスを制御情報部アドレスに変換する。 - 特許庁 - In addition to a multi-frame memory (external memory) FrmMem for storing reference pixel data of a plurality of reference pictures, a cache memory CacheMem for storing the reference pictures is provided.
複数枚の参照ピクチャの参照画素データを記憶するマルチフレームメモリ（外部メモリ）ＦｒｍＭｅｍに加えて、参照ピクチャを格納するためのキャッシュメモリＣａｃｈｅＭｅｍが備えられる。 - 特許庁 - A control circuit 7 performs calculation of data hold in the first data cache using the first and the second data caches to generate data to be written into a selected memory cell at the time of read operation.
制御回路７は、読み出し動作時に、第１、第２のデータキャッシュを用いて第１のデータキャッシュに保持されたデータを演算して選択されたメモリセルに書き込むデータを生成する。 - 特許庁 - When the information processor executes the vector store instruction, the cache address generation part generates a group of addresses which are the addresses of the areas to be accessed by the vector store instruction and include the same tag.
キャッシュアドレス生成部は、情報処理装置がベクトルストア命令を実行するときに、ベクトルストア命令がアクセスする領域のアドレスであり、且つ、同一のタグを含むアドレス群を生成する。 - 特許庁 - In the data processor constituted to transfer a data file by using the internal memory as the cache, the internal memory can be controlled by a direct mapping system.
内部メモリをキャッシュとして使用してデータファイルを転送するように構成されたデータ処理装置において、前記内部メモリをダイレクトマッピング方式で制御することを特徴とするもの。 - 特許庁 - Among the multiplexer groups having n stages, a multiplexer group in an mth stage, where the mth bit from the least significant bit in the cache index is used as a control signal, has 2^m-1 multiplex circuits.
ｎ段のマルチプレクサ群のうち、キャッシュインデックスのうち最下位からｍビット目を制御信号として用いるｍ段目のマルチプレクサ群は、２の（ｍ−１）乗個のマルチプレクス回路を有する。 - 特許庁 - When a front end server 30 accepts a browsing request for a Web page, the front end server 30 acquires unit component data with a plurality of component data set as one unit from a cache server 20.
フロントエンドサーバ３０がＷｅｂページの閲覧要求を受け付けた場合に、フロントエンドサーバ３０は、キャッシュサーバ２０から複数の部品データを一単位とする単位部品データを取得する。 - 特許庁 - An instruction associated with a prescribed CPU out of instructions processed in the CPUs is executed in the space 52 not taking the cache coherency associated with the prescribed CPU.
ＣＰＵにおいて処理される命令のうち所定のＣＰＵと関連づけられた命令は、当該所定のＣＰＵと関連づけられたキャッシュコヒーレンシを取らない空間５２において実行される。 - 特許庁 - The microprocessor 100 includes: a main memory 110 provided with an evacuation area 112 storing a value of a register a; a cache memory 120; and a flag 180 having first and second status.
マイクロプロセッサ１００は、レジスタａの値を保存する退避領域１１２が設けられたメインメモリ１１０と、キャッシュメモリ１２０と、第１と第２のステータスを有するフラグ１８０を有する。 - 特許庁 - An object cache component 34 caches an object in specific strategy for each kind of object, and an object permanency processing component 35 operates conversion between data in a secondary storage device 13 and the object.
オブジェクトキャッシュ部品３４は、オブジェクトの種類毎に特定の戦略でオブジェクトをキャッシュし、オブジェクト永続化処理部品３５は、二次記憶１３内のデータとオブジェクトの間の変換を行う。 - 特許庁 - The client 50 having an agent control program 56 is connected to a radio communication GW device 53 provided with an agent program 57 and a cache memory 55 via a data communication network 54.
エージェント制御プログラム５６を備えたクライアント５０が、データ通信網５４を介しエージェントプログラム５７およびキャッシュメモリ５５を有する無線通信ＧＷ装置５３に接続される。 - 特許庁 - In the radio terminal 9, an order of a user is processed by a cache page and only when a page which is not cached is requested, the page is downloaded and displayed from the in-store server.
無線端末装置９では、利用者の注文をキャッシュページで処理し、キャッシュされていないページが要求されたときのみ、店舗内サーバからこのページをダウンロードして表示する。 - 特許庁 - After that, a coefficient holding memory 6 is accessed by using an index signal that does not match with any cache tag (index signal) to obtain a coefficient, and color data is subjected to interpolation generation in the same manner.
この後、いずれのキャッシュ・タグ（インデックス信号）とも一致しないインデックス信号を用いて係数保持メモリ６をアクセスして係数を得、同様に色データを補間生成する。 - 特許庁 - To provide a cache system capable of efficiently transferring data among a plurality of caches, when connecting the plurality of caches on a one-to-one basis to a plurality of processors.
複数の処理装置に一対一に複数のキャッシュを接続した場合に、複数のキャッシュ間で効率的にデータ転送を行うことができるキャッシュシステムを提供することを課題とする。 - 特許庁 - The cache server stores content files downloaded over the Internet from the content provider servers according to the proxies, and delivers content files to the appropriate mobile devices when they sign in at the hotspot.
キャッシュサーバは、当該プロキシに従ってコンテンツプロバイダサーバからインターネットを介しダウンロードされたコンテンツファイルを格納し、ホットスポットにサインインすると、適切なモバイル装置にコンテンツファイルを送出する。 - 特許庁 - Next, information is acquired from the printing data and setting data to create as many images including the printing direction as to be printed on paper inserted as the dividing paper and store them into a cache.
次に、印刷データと設定データから情報を取得し、合い紙として挿入する用紙に印刷する画像を印刷する部数分印刷方向も含めて作成し、キャッシュに保存する。 - 特許庁 - An ICBI address buffer is mounted on this processor for holding the address of the instruction cache block which should be invalidated by an ICBI instruction in the execution pipe line of the processor.
プロセッサの実行パイプラインにおいてペンディング状態にあるＩＣＢＩ命令によって無効化されるべき命令キャッシュブロックのアドレスを保持するためにＩＣＢＩアドレスバッファが装備される。 - 特許庁 - When the driver who drives a vehicle makes the telephone conversation with the telephone conversation counterpart, data containing a receiving voice from the telephone conversation counterpart to the driver is temporarily stored in a receiving cache 122 after the reception.
車両を運転するドライバが通話相手と通話を行う際、通話相手からドライバへの受話音声を含むデータは受信後、一時的に受信用キャッシュ１２２に格納される。 - 特許庁 - To improve system efficiency by setting the uppermost and lowermost parts of a system memory where an operating system most frequently accesses to cache possible ranges.
分散式キャッシュメモリーのマッピング方法により、オペレーティングシステムのアクセスが最も頻繁なシステムメモリーの最上層部分と最下層部分をキャッシュ可能範囲に設定して、システム効率を高める。 - 特許庁 - That is, the transmission state of modules in carousels is grasped and modules whose acquisition takes much time are left in the cache 3 with priority to reduce the module acquisition time in average.
すなわち、カルーセル中のモジュールの送出状況を把握し、取得に時間のかかるモジュールを優先してキャッシュ３に残しておくことによって平均のモジュール取得時間を減少させる。 - 特許庁 - To provide a SAN type intelligent data cache capable of connecting a computer to its I/O device efficiently transferring data and drastically improving retrieval capability.
コンピュータとそのＩ／Ｏデバイスを接続する事が出来、データを効率的に転送するとともに、大幅な検索能力向上を可能とするＳＡＮ型インテリジェント・データ・キャッシュを提供する。 - 特許庁 - To provide a disc control apparatus for preventing data from leaked out when cache data is being held, in case an electric power supplied from outside is interrupted.
外部から供給される電力が遮断された場合にキャッシュデータを保持したとき、データが外部に漏洩することを防止することが可能なディスク制御装置を提供すること。 - 特許庁 - The ubiquitous gateway 100 comprises an object cache 130 for temporarily storing an object record comprising an object record identification received from other ubiquitous gate way or object.
ユビキタス・ゲートウェイ１００は、他のユビキタス・ゲートウェイまたはオブジェクトから受信した、オブジェクト識別情報を備えるオブジェクト・レコードを、一時的に記憶するオブジェクト・キャッシュ１３０を備える。 - 特許庁 - By using the Next Skip pointer 3, the management blocks having the same disk number can be skipped at once, so that the cache can be efficiently managed.
このＮｅｘｔ Ｓｋｉｐポインタ３を利用することにより、同一のディスク番号を有する管理ブロックを一気に読み飛ばすことができ、効率よくキャッシュを管理することが可能になる。 - 特許庁 - After system operation starts, access data to the virtual volume is put into the cache memory, data patterns are analyzed, and an optimum storage for storing the data is automatically selected on the basis of the response characteristic information.
システム運用開始後、仮想ボリュームへのアクセスデータをキャッシュメモリに取り込み、データパターンを分析し、応答特性情報に基づいて最適なデータ格納先ストレージを自動選択する。 - 特許庁 - A TRUE-TAG to which a parity code is attached and a SHADOW-TAG obtained by inverting its polarities are stored in different addresses (a) and 1a in a cache TAG-RAM 1.
キャッシュＴＡＧ−ＲＡＭ１内の別のアドレスａ，１ａにパリティコードを付加したＴＲＵＥ−ＴＡＧと、その極性を反転させたＳＨＡＤＯＷ−ＴＡＧを格納する。 - 特許庁 - An update management table control part 42 updates only the difference of updating indicated by the update management table stored in the cache memory 25 of the replicated data stored in a replication volume 31.
更新管理テーブル制御部４２は、レプリケーションボリューム３１に保存されている複製データのうち、キャッシュメモリ２５に保存された更新管理テーブルが示す更新の差のみを更新する。 - 特許庁 - The level 2 cache manages the copy of data in a main storage device, these level 1 caches have the copies of data and the instruction of whether these copies are changed or not is further managed.
レベル２キャッシュは、主記憶装置内のデータのコピーを管理し、それらのレベル１キャッシュがデータのコピーを有し、それらのコピーが変更されているか否かの指示を、さらに管理する。 - 特許庁 - Then, the VDP client 101 acquires a cache ID 523 for identifying the content data 516, from the VDP printer 102 and stores them in association with the content data 516.
そして、ＶＤＰクライアント１０１は、そのコンテンツデータ５１６を識別するキャッシュＩＤ５２３を、ＶＤＰプリンタ１０２から取得して、コンテンツデータ５１６と対応付けて記憶しておく。 - 特許庁 - The hash bucket is retrieved by a hash key, which is composed of a table name and a primary key for designating a record, and supplied through a cache memory A7 and an operating system A6 to a database program A5.
テーブル名とレコードを指定するプライマリキーからなるハッシュキーによりハッシュバケットが検索され、キャッシュメモリＡ７、オペレーティングシステムＡ６を介してデータベースプログラムＡ５に供給される。 - 特許庁 - When any task is shifted from a standby state to a performance standby state, the real time OS sends an instruction to read an instruction and data belonging to the task to a task cache memory 103.
そして、リアルタイムＯＳは、いずれかのタスクが待ち状態から実行待ち状態に遷移したときに、このタスクに属する命令およびデータの読み込み指示を、タスクキャッシュメモリ１０３に送る。 - 特許庁 - A core instruction address read from the core instruction cache is compared with the fetch address of a core instruction by a core instruction address comparator 5 and is used to detect a patch object core instruction.
このコア命令キャッシュから読み出されるコア命令アドレスは、コア命令アドレス比較器５にてコア命令の取り出しアドレスと比較され、パッチ対象コア命令の検出に利用される。 - 特許庁 - If the memory 7 is Full when caching in the memory 7, a cache out determining unit 12 deletes contents whose validity date has expired from the memory 7 and the storage unit 6.
メモリ７にキャッシュインする時にメモリ７がＦｕｌｌであった場合、キャッシュアウト判定装置１２が、まず、有効期限が既に経過しているコンテンツをメモリ７およびストア装置６から削除する。 - 特許庁 - To prevent data loss by saving data held in volatile cache memory efficiently and reliably when making a backup at an unexpected power outage or the like.
本発明の課題は、不意の電源遮断等によるバックアップ時に、揮発性キャッシュメモリに保持されているデータを効率的かつ確実に保存し、データの消失を防止することである。 - 特許庁 - A data readout instruction is extended so that a controller 100 not only reads data but also instructs the duplication of data to a cache memory 106 in an HDD 101.
データ読み出し命令を拡張して、コントローラ１００がデータを読み出すだけでなく、ＨＤＤ１０１内のキャッシュメモリ１０６へのデータの複製もコントローラが指示できるようにする。 - 特許庁 - Through intelligent operation, the media program is able to start playing even before the media program has been substantially or completely loaded from disk storage into semiconductor memory (i.e., cache memory).
インテリジェント操作を通じて、メディアプログラムは、メディアプログラムがディスク記憶から半導体メモリ（すなわちキャッシュメモリ）内にロードが完了される前にさえ再生を開始することができる。 - 特許庁 - To solve the problem that even when the URL of an original site is not registered in a block object list, content stored in a cache server cannot be blocked in the filtering of URL.
ＵＲＬのフィルタリングにおいて、オリジナルサイトのＵＲＬがブロック対象リストに登録されている場合であっても、キャッシュサーバに保存されたコンテンツはブロックができない問題を解決すること。 - 特許庁 - To provide a semiconductor memory which comprises a plurality of semiconductor memory chips and semiconductor cache memory chips, and which attempts to reduce its size and enhances a working speed and a heat dissipation characteristic.
複数の半導体メモリチップと半導体キャッシュメモリチップとを具える半導体記憶装置において、その小型化を図るとともに、動作速度及び放熱特性を向上させる。 - 特許庁 - To provide a technique for preventing a mistake of erroneously making a cache replacement request to a retry, while reducing a hardware volume, in relation to a system controller which performs prevention of queuing of requests of the same address.
同一アドレスのリクエストのキューイング防止を行うシステムコントローラに関し，ハードウェア量を削減しつつも，キャッシュリプレース要求を誤ってリトライとすることを防止する技術を提供する。 - 特許庁 - The system further includes an object store which serves to extract the data object from the location identified by the location identifier and to store the data object in the local cache based on the hush value.
システムはさらに、ロケーション識別子によって識別されるロケーションからデータオブジェクトを取り出し、ハッシュ値に基づいてローカルキャッシュに格納するように働くオブジェクトストアを含む。 - 特許庁 - To prevent the occurrence of timeout in a station cache held in a network repeater and to prevent a video packet from being transferred to communication equipment except for a receiving side video transmitting apparatus.
ネットワーク中継装置に保持されたステーションキャッシュのタイムアウトを発生させず，かつ受信側の映像伝送装置以外の通信機器に映像パケットを転送させないようにする。 - 特許庁 - When the trace back is continued after this, since the result is identical to a result of a preceding trace back stored in the trace cache, the control circuit stops the trace back in the step S7.
これ以降、トレースバックを継続した場合、その結果はトレースキャッシュに記憶されている前回のトレースバックと同一であるので、ステップＳ７において、制御回路は、トレースバックを中止する。 - 特許庁 - To provide a client device of a server based computing system whose display response to an operation is quick even in the client device in which a cache area is not sufficiently secured, and a program.
キャッシュ領域が十分確保されていないクライアント装置であっても、操作に対する表示レスポンスが早いサーバベース・コンピューティング・システムのクライアント装置、及びプログラムを提供すること。 - 特許庁 - To reduce the size of picture data to be stored in a cache data in a web browser at the time of entering large picture data from a www server and to obtain a rough image of a picture.
Ｗｅｂブラウザにおいて、ＷＷＷサーバからの大きな画像データを取り込む際、Ｗｅｂブラウザ上のキャッシュデータに格納する画像データサイズを少なくし、且つ画像の大まかなイメージを得る。 - 特許庁 - Then the wavelength resource management apparatus 1 gives an instruction to the WDM nodes 2a, 2d to allow them to establish communication with the contents server 7X and the moving picture distribution cache server 4A.
次に、波長リソース管理装置１は、ＷＤＭノード２ａ、ＷＤＭノード２ｄに指示を出し、コンテンツサーバ７Ｘ、動画配信キャッシュサーバ４Ａとの間での通信を確立させる。 - 特許庁 - In a step S14, a piece of processing corresponding to a command inputted in a step S12 is performed by using the variables and stack area stored in the cache memory in the step S6.
ステップＳ１４において、ステップＳ１２で入力された指令に対応する処理が、ステップＳ６でキャッシュメモリ１１Ａに読み込まれた変数およびスタックエリアを使用して実行される。 - 特許庁 - When the virtual machine is migrated, a hypervisor 160 of a virtual machine server 100 transmits information of a register and a cache memory of a CPU of the virtual machine, to a virtual machine server 200 as a migration destination.
仮想マシンを移行させる際に、仮想マシンサーバ１００のハイパーバイザ１６０は、仮想マシンのＣＰＵのレジスタとキャッシュメモリの情報を移行先である仮想マシンサーバ２００に送信する。 - 特許庁 - To connect arithmetic devices with the minimum number of memory elements, and to certainly perform data transfer by address designation even if minimizing a data number stored in a cache memory.
演算装置同士を最小の記憶素子数で接続することが可能で、キャッシュメモリに記憶するデータ数を最小にしても確実にアドレス指定によるデータ転送を行えるようにする。 - 特許庁 - In order to reduce access latency for data from other nodes, a portion of the remote system memory is allocated as a remote memory cache containing data corresponding to data resident in the home system memory.
他のノードからのデータのアクセス待ち時間を低減するために、リモート・システム・メモリの一部が、ホーム・システム・メモリに内在するデータに対応するデータを含むリモート・メモリ・キャッシュとして割当てられる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
