「cache」を含む例文一覧(5776)

＜前へ 1 2 .... 90 91 92 93 94 95 96 97 98 .... 115 116 次へ＞
  • In order to reduce access latency for data from other nodes, a portion of the remote system memory is allocated as a remote memory cache containing data corresponding to data resident in the home system memory.
    他のノードからのデータのアクセス待ち時間を低減するために、リモート・システム・メモリの一部が、ホーム・システム・メモリに内在するデータに対応するデータを含むリモート・メモリ・キャッシュとして割当てられる。 - 特許庁
  • A selector 14 selectively outputs an instruction code stored in an instruction buffer 13 and an instruction code stored in an instruction cache in accordance with the judged result of the judgment unit 12.
    そして、セレクタ１４が、判定器１２の判定結果に応じて、命令バッファ１３に格納される命令コードと命令キャッシュに格納される命令コードとを選択的に出力する。 - 特許庁
  • The cached code B1 is executed, whereby a code APP that is a boot code is read from the storage part 110 to the buffer part 120, and retained in the cache memory while changing the base address.
    そして、キャッシュされたコードＢ１を実行することにより、ブート・コードであるコードＡＰＰをストレージ部１１０からバッファ部１２０に読み込み、ベース・アドレスを変更してキャッシュ・メモリに保持する。 - 特許庁
  • When switching processing to carry out, a processing switching control circuit 10 stores the cache use information of processing to be next carried out from the register group 12 into a first register 10a.
    処理切替え制御回路１０は、実行する処理を切替えるとき、次に実行する処理のキャッシュ使用情報をレジスタ群１２から第１のレジスタ１０ａに格納する。 - 特許庁
  • A transmission side terminal 1 supplies electronic mail constituted of a large capacity of data such as video mail through a transmission side router 2 to a transmission side cache device 3 to temporarily hold it.
    送信側端末装置１は、ビデオメール等のように大容量のデータにより構成される電子メールを、送信側ルータ２を介して、送信側キャッシュ装置３に供給し、一時保持させる。 - 特許庁
  • In acquiring the access right from a data managing means, the expiry date of the acquired access right is calculated, and the acquired access right is cached in a cache means together with the calculated expiry date.
    データ管理手段からアクセス権を取得した場合に、取得したアクセス権の有効期限を算出し、取得したアクセス権を、算出した有効期限とともに、キャッシュ手段にキャッシュする。 - 特許庁
  • When the memory 3 is used as a write-back type disk cache, the memory controller 2 writes the same data to the backup memory 11 while writing the data in an unused area of the memory 3.
    メモリ３がライトバック型のディスクキャッシュとして使用される場合、メモリコントローラ２は、メモリ３の未使用領域にデータをライトすると同時に、バックアップメモリ１１にも同じデータをライトする。 - 特許庁
  • The VDP client 101 generates the VDP job file 518 by using proxy data 513 including the cache ID 523 instead of the content data 516 and transmits the file to the VDP printer 102.
    ＶＤＰクライアント１０１は、キャッシュＩＤ５２３を含むプロキシデータ５１３をコンテンツデータ５１６の代わりに用いて、ＶＤＰジョブファイル５１８を生成してＶＤＰプリンタ１０２に送信する。 - 特許庁
  • To obtain a picture processor in which highly efficient cache hit can be expected at the time of operating any picture processing for successively reading different table data, and the picture processing can be further quickly executed.
    異なるテーブルデータが続けて読み出されるような画像処理においても効率の良いキャッシュヒットが期待でき、画像処理の一層の高速化が図れる画像処理装置を提供する。 - 特許庁
  • On a cache mishit of the preceding command, data of one line including data accessed by the preceding command is divided into a plurality of blocks, and they are written into a data array 112 from a main memory 2.
    先行命令のキャッシュミスを契機として先行命令がアクセスするデータを含む１ライン分のデータを複数のブロックに分割して順次メインメモリ２からデータアレイ１１２に書き込む。 - 特許庁
  • To provide a quick starting apparatus that reduces the time from power-on to completion of system starting, in a system including a cache memory between a CPU and a main storage.
    ＣＰＵと主記憶装置との間にキャッシュメモリを備えるシステムにおいて、電源投入からシステム起動完了までの時間を短縮することができる起動高速化装置を提供する。 - 特許庁
  • Each vehicle transmits to surrounding vehicles a state notification message including a planned travel route of one's own vehicle, a type of data stored in a cache and positional information.
    状態通知メッセージによって、自車両が保持しているデータのそれぞれについて、他のどの車両がそのデータを要求しているのかと、そのデータを提供可能であるかを判断可能である。 - 特許庁
  • A CPU 42 for totally controlling circuits of a digital camera is equipped with an instruction cache 42A for storing control instructions comprising a program and runs the program stored in an SDRAM 54.
    デジタルカメラの各回路を統括制御するＣＰＵ４２は、プログラムを構成する制御命令を記憶する命令キャッシュ４２Ａを備え、ＳＤＲＡＭ５４に記憶されたプログラムを実行する。 - 特許庁
  • The passage management control part 2a decides whether or not the passage validity/invalidity information has been registered in the cache part 2b before requesting the passage validity/invalidity information to the data management device 1.
    通行管理制御部２ａは、データ管理装置１に通行可否情報を要求する前に、キャッシュ部２ｂに通行可否情報が登録されているかどうかを判定する。 - 特許庁
  • In an information processor, both a DMAC 30 and a CPU core 10 perform input and output of data through a cache memory 40 at the time of access to a main memory 60.
    情報処理装置においては、メインメモリ６０にアクセスする場合に、ＤＭＡＣ３０およびＣＰＵコア１０の双方が、キャッシュメモリ４０を介してデータの入出力を行う。 - 特許庁
  • A first processor is configured to determine if a data line is not found in the cache of the first processor and forward a request for the data line to a second processor.
    第１のプロセッサは、データ・ラインが第１のプロセッサのキャッシュ内に見つからないかどうかを判定し、そのデータ・ラインを求める要求を第２のプロセッサに転送するように構成される。 - 特許庁
  • If the cache data are effective, a response message showing that it is effective is sent back, and if it is not effective, a response message including shared data and the update information is sent back.
    当該キャッシュデータが有効であれば有効であることを示す応答メッセージを返信し、有効でなければ共有データと更新情報を含む応答メッセージを返信する。 - 特許庁
  • An LA holding means 320 in a host information holding means 240 acquires and holds the LA when the data are transmitted and received between the host input/output means 208 and cache 240.
    ホスト情報保持手段３６０の中のＬＡ保持手段３２０は、ホスト入出力手段２０８とキャッシュ２４０の間でデータが送受信される際にＬＡを獲得・保持する。 - 特許庁
  • A method of storing data transferred from an I/O device, a network, or a disk into a portion of the cache or other fast memory, without also writing it to the main memory is provided.
    本発明は、Ｉ／Ｏ装置、ネットワーク、又はディスクから転送されたデータを、メイン・メモリにも書き込むことなく、キャッシュの一部又は他の高速メモリに記憶する方法を提供する。 - 特許庁
  • An I/O processor transfers the access to the data stored in the storage device to a cache memory and transfers the command to back up the data stored in the storage device to a shared memory.
    Ｉ／Ｏプロセッサは、記憶装置に格納されたデータへのアクセスをキャシュメモリに転送するとともに、記憶装置に格納されたデータのバックアップの指示を共有メモリに転送する。 - 特許庁
  • After the shutter button 20 is fully pressed, image data of still pictures in large data sizes are DMA-transferred from the signal processing circuit 36 to the SDRAM 54, and the CPU 42 invalidates the instruction cache 42A to read and run the program from the SDRAM 54 at all the time.
    シャッタボタン２０が全押しされた後は、データサイズが大きい静止画像の画像データが信号処理回路３６からＳＤＲＡＭ５４へＤＭＡ転送される。 - 特許庁
  • If a determination is made that there is a cache error in the control unit 2, the counter 1 counts by switching the first value (m) of change to a second value (n) of change that is different from the first value (n) of change.
    制御部２がキャッシュミスであると判定した場合に、カウンタ１は、第１の変化値ｍを第１の変化値ｍと異なる第２の変化値ｎに切り替えてカウントする。 - 特許庁
  • To solve the problem with a microprocessor with a cache memory that makes branch predictions wherein the mounting of a high-capacity branch target buffer for a processor of a multistaged pipeline structure to efficiently execute branch instructions will result in an increase in a circuit scale.
    多段化したパイプライン構造のプロセッサが分岐命令を効率良く実行するために大容量の分岐ターゲットバッファを実装すると、回路規模が増大してしまう。 - 特許庁
  • This directory is a divided non-dense directory for a distributed shared memory multi-processor system in which plural nodes are provided, and each node includes plural processors, and each processor has a related cache.
    多数のノードを伴い、各ノードが複数のプロセッサを含み、各プロセッサが関連キャッシュを有する、分散共有メモリ・マルチプロセッサ・システムのための分割疎ディレクトリを提供する。 - 特許庁
  • The storage control apparatus is provided with a cache area (307) for storing write data from a host apparatus (301), a storage medium (313), a data storage area (321) for the storage medium (313), and a comparison part (327).
    ホスト装置（３０１）からのライトデータを記憶するキャッシュ領域（３０７）と、記憶メディア（３１３）と、記憶メディアのためのデータ記憶域（３２１）と、比較部（３２７）とが備えられる。 - 特許庁
  • To solve a problem that a processing unit can not have sufficient time for deciding an address of the next instruction to be returned from an instruction cache unit when a processing unit clock cycle is reduced.
    プロセシングユニットクロックサイクル周期が減少したとき、プロセシングユニットは、インストラクションキャッシュユニットから戻されるネクストインストラクションのアドレスを決定するための充分な時間を持てなくなる。 - 特許庁
  • A resource setting reference means refers to a resource cache 212 on the basis of the tag of the help file and acquires a resource value set by customizing in the OPAC processing part 21.
    リソース設定参照手段は、ヘルプファイルのタグの記述に基づいて、リソースキャッシュ２１２を参照して、ＯＰＡＣ処理部２１においてカスタマイズにより設定されたリソース値を取得する。 - 特許庁
  • A security terminal 53 is connected to emergency buttons 50 and 51, a monitoring camera 52A for imaging an area in the vicinity of an automatic door, and a monitoring camera 52B for imaging an area in the vicinity of a cache register.
    警備端末５３には非常ボタン５０，５１と自動ドア付近の画像を撮影する監視カメラ５２Ａとキャッシュレジスタ付近の画像を撮影する監視カメラ５２Ｂとが接続される。 - 特許庁
  • To provide an access management device, an information processor, and an access management method for managing arbitration frequency when a plurality of processors perform access to a shared resource by suppressing a cache or a buffer.
    複数のプロセッサが共有リソースにアクセスする際の調停頻度を、キャッシュやバッファを抑制するアクセス管理装置、情報処理装置及びアクセス管理方法を提供すること。 - 特許庁
  • To prevent a CPU or the like including a cache memory in the inside from writing or reading image data or the like from a storage to eliminate the necessity of flash processing or the like, and to increase the speed of data processing.
    内部にキャッシュメモリを含むＣＰＵ等に、ストレージからの画像データ等の書込、読出を行わせないようにして、フラッシュ処理等の必要性を無くし、データ処理の高速化を図る。 - 特許庁
  • To prevent cache pollution due to execution of a low-priority task from extending to a high-priority task when the high-priority task and the low-priority task are executed by periodical processing.
    高優先度タスクと低優先度タスクが周期処理により行われる場合に、低優先度タスクの実行により生じるキャッシュ汚染が高優先度タスクに及ばないようにする。 - 特許庁
  • To provide an information processing system for improving system performance by suppressing reading of unnecessary instructions from an external memory, a cache memory control method, a program and a compiler.
    外部メモリからの不要な命令のリードを抑止することにより、システムの性能を向上することができる情報処理システム、キャッシュメモリの制御方法、プログラム及びコンパイラを提供すること - 特許庁
  • When data is requested, it is checked whether data having the result of function implementation as the key is present in the cache, and if the data is present, the data of the past processing result is reused.
    データが要求された時には、上記関数の実行結果の値をキーとするデータがキャッシュに存在するか確認し、存在する場合には過去の処理結果のデータを再利用する。 - 特許庁
  • The distribution system for WWW contents has a WWW server 10 that gives a notice of updating the WWW contents to a Proxy 20 and triggers the updating cache memory of the Proxy server with the notice.
    ＷＷＷサーバ１０がプロキシサーバ２０にＷＷＷコンテンツの更新を通知し、プロキシサ−バ２０はその更新通知をトリガにしてキャッシュの更新をおこなう。 - 特許庁
  • An instruction analysis part 2 analyzes whether the instruction to be input to the instruction cache 1 is an instruction stored in a specific instruction storage part 21 or not and outputs instruction analysis information.
    命令解析部２は、命令キャッシュ１へ入力される命令が特定命令格納部２１に格納された命令であるかどうかを解析して命令解析情報を出力する。 - 特許庁
  • Consequently, the need to check the parity of address data read out of respective memory blocks 41 to 416 of an address cache RAM 4 is eliminated to greatly decrease circuits which check the parity.
    これによって、アドレスキャシュＲＡＭ４のそれぞれのメモリブロック４_1 〜４_16から読み出されたアドレスデータのパリティチェックが不要となり、パリティチェックを行う回路を大幅に削減することができる。 - 特許庁
  • To provide the HIT/MISS-by-WAY counter which measures the use and operation efficiency of a cache memory composed of more than one WAY and its counting method.
    複数のＷＡＹから構成されるキャッシュメモリにおいて、その使用および動作効率を測定するＷＡＹ別ＨＩＴ/ＭＩＳＳカウンタおよびそのカウント方法を提供する。 - 特許庁
  • The cache purges are often slow. The net effect is that remapping is slower than copying for blocks of data less than 4 to 8 Kbyte.
    多くの場合、このキャッシュの破棄は時間がかかるため、 4 から 8キロバイトより小さいデータブロックに対しては、コピーするよりも再マッピングする方が実質的に遅い、 という結果となります。 - FreeBSD
  • (The write-protect sense is EXPERIMENTAL code in the later kernels)sda: Write Protect is offsda: Mode Sense: 0b 00 00 08sda: assuming drive cache: write throughSCSI device sda: 1003600 512-byte hdwr sectors (514 MB)/dev/scsi/host0/bus0/target0/lun0: p1Attached scsi removable disk sda at scsi0, channel 0, id 0, lun 0Attached scsi generic sg0 at scsi0, channel 0, id 0, lun 0, type 0usb-storage: device scan complete(At this point, the device is generally accessible by mounting /dev/sda1)
    (最近のカーネルではライトプロテクトはEXPERIMENTAL(実験的)コードになります) (通常この時点で、/dev/sda1をマウントしてデバイスにアクセス可能です) - Gentoo Linux
  • To automatically prefetch data in a cache as seamless data without performing an address calculation or determination processing related to loop processing which has been essentially carried out in software in the software.
    本来ソフトウェアで行われてきたループ処理に関わるアドレス計算や判断処理をソフトウェアで行うことなく、かつ自動的に継ぎ目の無いデータとしてキャッシュにプリフェッチする。 - 特許庁
  • To provide a database device capable of efficiently performing parallel processing without a cache while performing exclusive control in a large-scale graph whose structure frequently changes.
    構造が頻繁に変化する大規模なグラフにおいて、キャッシュを用いることなく、排他制御を行いつつ効率よく並列処理を行うことができるデータベース装置を提供すること。 - 特許庁
  • An internal memory or a local session database cache conserves a TCP/IP session information database, and can conserve a storage information session database to an active session of special number.
    内部メモリ又はローカルセッションデータベースキャッシュは、ＴＣＰ／ＩＰセッション情報データベースを保存し、また、特定数のアクティブセッションに対するストレージ情報セッションデータベースも保存することができる。 - 特許庁
  • A cache handoff system includes a first caching proxy operable in the first subnet to supply a content stream in response to a request of the mobile node operable in the first subnet.
    キャッシュ・ハンドオフ・システムは、第１サブネットで動作する移動ノードの要求に応じてストリーミング・コンテンツの供給を行う、第１サブネットで動作する第１キャッシング・プロキシを含んでいる。 - 特許庁
  • In transfer of the data registered in the fingerprint cache from the server side proxy 30 to the client side proxy 40, the hash function and the fingerprint are transferred instead of the reply data.
    サーバ側プロキシ３０からクライアント側プロキシ４０へフィンガープリント・キャッシュに登録されたデータを転送する際には、該ハッシュ関数名と該フィンガープリントとをリプライデータの代わりに転送する。 - 特許庁
  • The function is hooked by a media driver 119, and the media driver writes data larger in size than the data block in a media cache 53 according to the reading operation of one of the data blocks.
    その関数はメディア・ドライバ１１９によりフックされ、メディア・ドライバはいずれかのデータ・ブロックの読み取り動作に応答してデータ・ブロックよりサイズの大きいデータをメディア・キャッシュ５３に書き込む。 - 特許庁
  • To provide a map update system capable of shortening a time needed for map update processing by efficiently using a memory of a limited capacity and ensuring a cache area.
    限られた容量のメモリを効率的に利用してキャッシュ領域を確保することにより、地図の更新処理に要する時間を短縮することが可能な地図更新システムを提供する。 - 特許庁
  • To provide an instruction level simulator for detecting the cache synchronization illegality of a self rewriting program for detecting the generation of a problem before viewing the executed result of an instruction.
    命令実行の結果を見る前に問題が発生していることを検出することを図った自己書き換えプログラムのキャッシュ同期不正を検出する命令レベルシミュレータの提供。 - 特許庁
  • This processor 100 performs accordance decision of an address decided in a break point of a CPU core 101 and an address of a data cache 102 accessed by the CPU core 101 by a comparator 104.
    プロセッサ１００は、ＣＰＵコア１０１のブレークポイントに定められたアドレスと、ＣＰＵコア１０１がアクセスするデータキャッシュ１０２のアドレスとの一致判定を比較器１０４でおこなう。 - 特許庁
  • Moreover, the client side image map processing part holds client side image map picture data in a client side image map picture cache 106 in a data storage part 103 after prioritizing them in advance.
    さらに、クライアントサイドイメージマップ処理部はクライアントサイドイメージマップ画像データをデータ記憶部１０３にあるクライアントサイドイメージマップ画像キャッシュ１０６に、優先付けした上で保持するようにする。 - 特許庁
  • To enable fast memory access by access to an SRAM irrelevantly to whether cache memory constitution of processes performed by a controller of decoding equipment performing various processes is suitable.
    様々な処理を行う復号機器の制御装置において行われる処理のキャッシュメモリ構成の適不適によらず、ＳＲＡＭへのアクセスによって高速メモリアクセスを可能とする事。 - 特許庁
＜前へ 1 2 .... 90 91 92 93 94 95 96 97 98 .... 115 116 次へ＞

例文データの著作権について