「cache」を含む例文一覧(5775)
＜前へ 1 2 .... 91 92 93 94 95 96 97 98 99 .... 115 116 次へ＞- Dynamic Web data are automatically stored in a cache area 7 in a display browser in such a manner that a filter 6 attaches data and hour information to the packet of the dynamic Web data when Web data are browsed.
ウェブデータの閲覧時、フィルタ により、動的ウェブデータのパケットに日時情報を付加することにより、該動的ウェブデータを表示ブラウザ内のキャッシュ領域 に自動的に蓄積させる。 - 特許庁 - To make a response to a data access request from a computer faster by improving the prediction precision of the data access request and increasing the use efficiency of a cache memory.
コンピュータからのデータアクセス要求に対する予測精度を向上してキャッシュメモリの利用効率を改善することにより、このアクセス要求への応答の一層の高速化を図る。 - 特許庁 - The super-set directory and the sub-set directory have the substantially equal size, and they preferably have the size sufficient for storing all of directory entries of the processor cache as the whole.
スーパーセット・ディレクトリとサブセット・ディレクトリは実質的に等しいサイズを有し、全体としてプロセッサ・キャッシュのディレクトリ・エントリのすべてを格納するのに十分なサイズを有することが好ましい。 - 特許庁 - For example, contents storage limit management in a cache at a contents distribution destination is performed based on the meta data and contents deletion based on the limit is performed while the contents distribution side is taking the initiative.
例えばコンテンツ配信先のキャッシュにおけるコンテンツ格納期限管理をメタデータに基づいて行ない、期限に基づくコンテンツ削除をコンテンツ配信側の主導で実行する。 - 特許庁 - Then, a synthesized voice is reproduced by performing a prescribed processing to the selected sound piece data and the waveform data supplied by the sound processing part 41 by the portion which can be stored in a cache memory simultaneously.
そして、選択した音片データや、音響処理部４１に供給させた波形データに、キャッシュメモリに一度に記憶可能な分ずつ所定の処理を施して、合成音声を再生する。 - 特許庁 - This method and system are for managing stored software state information such as cache memory contents and address conversion information which are not important for executing a process inside a processor.
プロセッサ内のプロセスを実行するために重要でないキャッシュメモリ内容およびアドレス変換情報等、ストアされたソフト状態情報を管理するための方法およびシステムを開示する。 - 特許庁 - The constitution for the instruction prefetch can be actualized simply by a control mechanism by the address tag of a cache memory and a read/write pointer control mechanism by the counter of a FIFO buffer.
上記命令プリフェッチのための構成は、キャッシュメモリのアドレスタグによる制御機構やＦＩＦＯバッファのカウンタによるリード・ライトポインタ制御機構よりも簡素に実現することが可能である。 - 特許庁 - Then, when data consecutive to the data as the object of the read request is stored in the cache memory 51, a storage area with the consecutive data stored therein is rewritten.
その際、リードリクエストの対象であるデータに連続するデータがキャッシュメモリ５１内に格納されている場合に、その連続するデータが格納された記憶エリアを書き換え対象とする。 - 特許庁 - The storage device 10 has disk capacity more than user's extension intention and cache capacity, and other elements 12 constituting the data storage device, and the user rents the device.
データ記憶装置１０は使用者の増大意志以上のディスク容量容量およびキャッシュ容量、その他データ記憶装置を構成する要素１２を持たせておき、使用者が借用する。 - 特許庁 - Then in the case of reproducing the content to be encrypted, the apparatus searches the decryption key cache table 411 and extracts the decryption key therefrom when the concerned decryption key exists in the table 411 and utilizes the decryption key.
次に、被暗号化コンテンツを再生する際、復号鍵キャッシュテーブル４１１を検索し、該当する復号鍵が存在すればそこから復号鍵を取り出して利用する。 - 特許庁 - In the case that the address overlaps, the CPU 250 subscribes the write data of the overlap part to a pertinent part in the read cache data on the read buffer area 222.
アドレスの重なりがある場合、ＣＰＵ２５はバッファ制御部２３２により、その重なり部分のライトデータを、リードバッファ領域２２２上のリードキャッシュデータのうちの該当部分に上書きさせる。 - 特許庁 - Preferably, the expected value of the subsequent increment of request frequency is sought from the request frequency, and a request frequency when its expected value is maximum is used as the threshold of the cache condition.
好ましくは、リクエスト回数からその後のリクエスト回数増大量の期待値が求められ、期待値が最大になるときのリクエスト回数が、キャッシュ条件の閾値として用いられる。 - 特許庁 - The system also retrieves whether the requested file is cashed in a hard disk cash from the directory/cache/unitX/Data in response to a read request from the application 210 to the virtual volume 260.
また、アプリケーション２１０から仮想ボリューム２６０へのリード要求に対して、要求されたファイルがハードディスクキャッシュにキャッシュされているかどうかを、／ｃａｃｈｅ／ｕｎｉｔＸ／Ｄａｔａディレクトリから検索する。 - 特許庁 - In the case that the byte at a present position is not registered in the cache buffer, a RAW command and raw data of 8 bits equal to the byte at the present position following it are outputted (S28).
現在の位置のバイトがキャッシュバッファに登録されていない場合、ＲＡＷコマンドとそれに後続する現在の位置のバイトに等しい８ビットの生データを出力する（Ｓ２８）。 - 特許庁 - The personal digital assistant takes out the template and data on the basis of the ID with which the information stored in the cache is received, and reconstructs the Web page by the extension tag given to the template.
携帯端末は、キャッシュ内に保存されている情報を受け取ったIDを元に、テンプレートとデータを取り出し、テンプレートに付与されている拡張タグによりWebページを再構成する。 - 特許庁 - To provide cache degeneracy when mounting a CPU in a different system or adopting a CMP micro-architecture without changing system hardware or an OS and adding a computer architecture.
ＣＰＵを異なるシステムに搭載する場合や、ＣＭＰマイクロアーキテクチャを採用する場合に、システムハードウェア、ＯＳの変更、コンピュータアーキテクチャの追加を必要とせずに、キャッシュ縮退を可能にする。 - 特許庁 - To generate one or plural prefetch requests related to arbitrary address direction and arbitrary stride width by a cache controller itself on the basis of an access request issued from a processor to a main memory.
キャッシュコントローラが自ら、プロセッサから主記憶に対して発行するアクセス要求を基に任意のアドレス方向、任意のストライド幅の一つあるいは複数のプリフェッチ要求を生成する。 - 特許庁 - To provide a cache maintenance technology for suppressing increase in processing loads without deteriorating a reference speed even in an environment where update processing is highly frequently performed on a database.
本発明は、データベースに高い頻度で更新処理が行われる環境においても、参照速度が低下せず、処理負荷の増大を最小限に抑えるキャッシュメンテナンス技術を提供する。 - 特許庁 - The load of a cache server by access from a browser, or the like can be reduced by setting the browser holding period for notifying a providing destination of an expiration date in an HTTP sufficiently long.
ＨＴＴＰにおける有効期限について、提供先へ通知するブラウザ保持期間は十分長く設定することにより、ブラウザ等からのアクセスによるキャッシュサーバの負荷を軽減できる。 - 特許庁 - When the key of a keyboard 6 is depressed, the audio data stored in the audio cache memory 4a are output, and decoding is started from the frame N by playback processing (S11).
そして、鍵盤６の鍵が押鍵された場合に、再生処理（Ｓ１１）によって、オーディオキャッシュメモリ４ａに記憶された音声データを出力すると共に、第Ｎフレームから復号を開始する。 - 特許庁 - The host computer 20 reads the corresponding data from the cache memory by the address and the size, generates a second CRC code and compares it with the previously informed first redundant code (B5 to B8).
ホストコンピュータ２０は、このアドレス、サイズによりキャッシュメモリから対応するデータを読み出して第２のＣＲＣコードを生成し、先に通知された第１の冗長コードと比較する（Ｂ５〜Ｂ８）。 - 特許庁 - A write cache 10 is validly operated for one hard disk device 9 whose disk access frequency is the highest by taking the statistics of disk access to each of plural hard disk devices 9 of a disk array device 2.
ディスクアレイ装置２の複数のハードディスク装置９のおのおのに対するディスクアクセスの統計をとり、ディスクアクセス頻度の高い一台に対して、ライトキャッシュ１０を有効に動作させる。 - 特許庁 - This disk device has a plurality of sequential data management structures and sequential data management lists, and can control the various sequential data by the single cache management list to prevent generation of a complicated algorithm.
複数のシーケンシャルデータ管理用構造体とシーケンシャルデータ管理用リストを備え、多種のシーケンシャルデータに対して、１つのキャッシュ管理リストで制御でき、複雑なアルゴリズムになることを防ぐ。 - 特許庁 - Each of the plurality of cache memories 21 includes an illegality detection circuit 24 which compares information in the tag storage information 22 with the access request from the arbiter circuit 13 to detect illegal access.
複数のキャッシュメモリ２１はそれぞれ、タグ格納部２２の情報と、アービタ回路１３からのアクセス要求とを比較して、違反アクセスを検出する違反検出回路２４を含む。 - 特許庁 - An atomic write data structure includes a stripe buffer list descriptor for defining state information of a stripe buffer list entry associating a virtual stripe of a data storage space and cache data.
データ記憶スペースの仮想ストライプとキャッシュ・データを関連付けるストライプ・バッファ・リスト・エントリの状態情報を定義するストライプ・バッファ・リスト記述子を含むアトミック・ライト・データ構造が提供される。 - 特許庁 - Locating the URI in the TS includes locating a URI selected from a group including a local cache address, a Web protocol identifier, and a local identifier (lid).
ＴＳ内のＵＲＩを探し出すことは、ローカルキャッシュアドレス、ウェブプロトコル識別子及びローカル識別子（ｌｉｄ）を含むグループから選択されたＵＲＩを探し出すことを含んでいる。 - 特許庁 - The access vector cache (AVC) module, which is a common library shared by the object managers, provides for the coordination of the policy between the object manager and the security server.
アクセスベクトルキャッシュ（AVC）モジュールは複数のオブジェクトマネージャによって共有される共通ライブラリの一つであり、オブジェクトマネージャとセキュリティサーバとの間のポリシーの調整に備えるものである。 - コンピューター用語辞典 - This paper introduces a new network architecture which provides host migration transparency in large interconnected networks and proposes a protocol based on the propagating cache method.
本論文は、大規模相互接続ネットワークにおけるホスト移動透過性を提供する新しいネットワーク・アーキテクチャを導入し、伝播キャッシュ法に基づくプロトコルを提案するものである。 - コンピューター用語辞典 - The result of transforming a character in an vector font in a particular way is often saved as a bitmap in a font cache to avoid repeating the calculations if that character is to be drawn again.
一定の方法で文字をベクトルフォントに変換した結果は,その文字が再び引き出される場合に計算の繰返しを避けるため,しばしばフォントキャッシュにビットマップとして保存される． - コンピューター用語辞典 - The linecache module allows one to get any line from any file,while attempting to optimize internally, using a cache, the common case where many lines are read from a single file.
linecache モジュールは、キャッシュ(一つのファイルから何行も読んでおくのが一般的です)を使って、内部で最適化を図りつつ、任意のファイルの任意の行を取得するのを可能にします。 - Python - A primary use for weak references is to implement caches or mappings holding large objects, where it's desired that a large object not be kept alive solely because it appears in a cache or mapping.
弱参照の主な用途は、巨大なオブジェクトを保持するキャッシュやマップ型の実装において、キャッシュやマップ型にあるという理由だけオブジェクトを存続させたくない場合です。 - Python - To increase hit rate and enhance the performance of a disk by controlling the way of look-ahead according to how data are accumulated in a cache when rotational delay time is allocated to look-ahead.
回転待ち時間を先読みに充てるに際しキャッシュ内データの蓄積状況に応じて先読みの仕方を制御することで、ヒット率を向上させ、ディスクの性能を向上させる。 - 特許庁 - An optimization part 32 analyzes an intermediate language text converted by a source analyzing part 31 from a source program to be executed by an information processor 40 on which a cache memory with a sector function is loaded.
最適化部３２は、セクタ機能付きキャッシュメモリを搭載する情報処理装置４０にて実行されるソースプログラムからソース解析部３１が変換した中間言語テキストを解析する。 - 特許庁 - This device is provided with a main storage section consisting of plural banks and a sub-storage section functioning as a cache memory, and constituted so that bi-directional data transfer can be performed between the main storage section and the sub-storage section.
複数のバンクからなる主記憶部とキャッシュメモリとして機能する副記憶部とを有し、主記憶部と副記憶部との間で双方向のデータ転送が可能なように構成される。 - 特許庁 - A compression status bit cache provides on-chip availability of compression status bits used to determine how many bits are needed to access a potentially compressed block of memory.
圧縮状態ビットキャッシュは、メモリの潜在的な圧縮ブロックにアクセスするのにどれほど多くのビットが必要かを決定するのに使用される圧縮状態ビットのオンチップ利用を与える。 - 特許庁 - This device comprises a cross point type ferroelectric memory 30 and a write-back type cache memory 40 being able to perform random access, access for the cross point type ferroelectric memory 30 is performed through a second memory.
クロスポイント型強誘電体メモリ３０と、ランダムアクセスが可能なライトバック型のキャッシュメモリ４０を含み、クロスポイント型強誘電体メモリ３０へのアクセスは第２のメモリを介して行う。 - 特許庁 - To provide a microprocessor (MPU) capable of performing debugging based on the instruction execution history at a normal execution speed with a memory of small capacity regardlessly of the size of an address space and the existence of a cache memory.
アドレス空間の大きさやキャッシュメモリの有無に関係なく、小容量のメモリで通常の実行速度の命令実行履歴によるデバッグが可能なマイクロプロセッサ（ＭＰＵ）を提供する。 - 特許庁 - A CPU 7 sends an instruction to a read/write control part on the basis of respective managing data, for example, and during the idle time of processing, data are read out of a cache memory and written onto a disk.
ＣＰＵ７は、例えば各管理データに基づいてリード／ライト制御部に指示を送り、処理の空き時間にキャッシュメモリからデータを読み出してディスクに対してデータの書き込みを行う。 - 特許庁 - The tag high-order table 121 is so configured that the sum of the data size of the tag high-order table and the data size of the tag low-order table 122 becomes less than a multiplier of the bit width of the tag and the number of cache indices.
タグ上位テーブル１２１は、当該テーブルのデータサイズとタグ下位テーブル１２２のデータサイズの和が、タグのビット幅とキャッシュインデックス数との乗数より少なく構成される。 - 特許庁 - The value of the count value storage part 152 is initialized when the data are stored in the corresponding entry, and the entry is cache-hit, and updated in a fixed cycle by the counter part 153.
カウント値保持部１５２の値は、対応するエントリにデータが格納される場合と当該エントリがキャッシュ・ヒットした場合に初期化し、カウンタ部１５３で一定のサイクルで更新する。 - 特許庁 - When a mobile unit 1a attaches CC=1 to a segment 1 of the first session and transmits the resulting segment 1, since '0' is chached in a cache, a TAO (TCP accelerated open) test in the TCP router 4 is successful.
移動機１ａが、初回のセッションのセグメント１にCC=1を付加して送信すると、キャッシュに「０」がキャッシュされていることからＴＣＰルータ４におけるＴＡＯテストは成功する。 - 特許庁 - When a write command is issued to the HDD while the HDD is being shut down after the cache memory is shut down, information and an identifier of the write command are stored in the dedicated file.
キャッシュメモリがシャットダウンされた後、ＨＤＤがシャットダウンされる間にＨＤＤに書込みコマンドが発せられた場合には、専用ファイルに書込みコマンドの情報と識別子を格納する。 - 特許庁 - When the leading address is found, the operation of the arithmetic unit performed in parallel to storing into a cache memory provided for the arithmetic unit from the memory is switched to a second low power mode.
また、先頭アドレスが見つかった後、メモリより演算器が備えるキャッシュメモリへの格納と平行して行われる演算器の動作を第２の低電力モードに切り替えて行うものである。 - 特許庁 - Then, the valid of prefetched cache data is turned off to prevent the prefetched data from being decoded in a different mode so that an operation after switching the modes can normally be performed.
したがって、プリフェッチされたキャッシュデータのバリッドがオフとなって、プリフェッチされたデータが異なるモードでデコードされることがなくなり、モード切り替え後の動作を正常に行わせることができる。 - 特許庁 - Thus, data (redundant data) writing to the HDD 112 and 113 is completed in a stage that the redundant data are written in the write cache memories of the HDD112 and 113.
これにより、ＨＤＤ１１２及び１１３へのデータ（冗長データ）書き込みは、当該ＨＤＤ１１２及び１１３のライトキャッシュメモリに冗長データが書き込まれた段階で完了する。 - 特許庁 - An information table indicating whether the storage location of a data file is in the local storage part or the network cache is generated, and according to the generated information table, an access destination is decided.
データファイルの格納先がローカル記憶部であるかネットワークキャッシュであるかを示す情報テーブルを生成して、生成した情報テーブルに基づいてアクセス先の決定を行う。 - 特許庁 - In response to receiving an initialization operation from an associated processor core that indicates a target memory block to be initialized, a cache memory determines a coherency state of the target memory block.
初期設定すべきターゲット・メモリ・ブロックを示す関連プロセッサ・コアからの初期設定動作を受信したことに応答して、キャッシュ・メモリはターゲット・メモリ・ブロックのコヒーレンス状態を決定する。 - 特許庁 - A system composed of an information processor performing data processing of a job and an image forming device outputting the job includes a means for inputting codes for the job in the image forming device, and a means for managing a history of input codes as a cache, and the cache of the code to be managed in the image forming device is controlled by the processor.
ジョブに対するデータ処理を行う情報処理装置とジョブを出力する画像形成装置とで構成されるシステムにおいて、画像形成装置においてジョブに対するコードを入力する手段と、入力したコードの履歴をキャッシュとして管理する手段と前記画像形成装置で管理されるコードのキャッシュを情報処理装置において管理する。 - 特許庁 - In a disk drive 1 having a cache controller 11 that performs cache control using a buffer memory 20 divided into segments and managed, sequential hit test is executed on each segment in accordance with the requested access range designated by a read or write command coming from a host system 30, and the hit upper-limit LBA set for each segment is updated when a mishit occurs.
セグメントに分割して管理するバッファメモリ２０を使用したキャッシュ制御を実行するキャッシュコントローラ１１を有するディスクドライブ１において、ホストシステム３０からのリード又はライトのコマンドによる要求アクセス範囲に応じて、セグメント毎にシーケンシャルヒット判定を実行し、ミスヒットの場合にセグメント毎に設定されたヒット上限ＬＢＡを更新する構成である。 - 特許庁 - Before an output processing part 712 controls the outline font generation part 711 to make the outline font generation part 711 generate character data, a determination part 714 determines whether the character data to be generated are stored in a cache memory part 75 or not based on attribute information relating the character data including color information and attribute information stored in the cache memory part 75.
判定部７１４は、出力処理部７１２がアウトラインフォント生成部７１１を制御してアウトラインフォント生成部７１１に文字データを生成させる前に、色情報を含む当該文字データに関連する属性情報とキャッシュ記憶部７５に保存されている属性情報とに基づき、生成しようとする文字データがキャッシュ記憶部７５に保存されているか否かを判定する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- Python
- Copyright 2001-2004 Python Software Foundation.All rights reserved.
Copyright 2000 BeOpen.com.All rights reserved.
Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved.
Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.
