「cache」を含む例文一覧(5775)
＜前へ 1 2 .... 95 96 97 98 99 100 101 102 103 .... 115 116 次へ＞- To provide a comparator having a high comparative processing rate for performing the comparative processing of tag information stored in a cache memory with reference tag information outputted from a CPU.
キャッシュメモリに記憶されているタグ情報と、ＣＰＵから出力される参照タグ情報との比較処理を行う比較器において、当該比較処理の速い比較器を提供することを目的とする。 - 特許庁 - The mutual connection of data switches is implemented with connection to each processor core by using each data cache, as well as the message network is connected to each of the processor cores by using each of message stages.
データスイッチ相互接続がプロセッサコアのそれぞれにそれぞれのデータキャッシュによって接合されており、メッセージングネットワークがプロセッサコアのそれぞれにそれぞれのメッセージステーションによって接合されている。 - 特許庁 - Thereby, because the monitoring server 200 can reduce information inquired to the printer by using the cache, increase of network traffic accompanying a monitoring process can be suppressed.
このような構成によれば、監視サーバ２００は、キャッシュを用いることにより、プリンタに問い合わせる情報を削減できるため、監視処理に伴うネットワークトラフィックの増加を抑制することができる。 - 特許庁 - When the recent frequency of shock generation is high according to the information, a write cache function is temporarily inhibited and improvement in reliability of data is realized by the writing guarantee of write data to the disk.
また、衝撃情報により、最近の衝撃の発生頻度が高い場合には、ライトキャッシュ機能を一時的に禁止し、ライトデータのディスクへの書き込み保証によるデータの信頼性の向上を実現する。 - 特許庁 - Therefore, it is possible to store the same data in both a cache memory 23 and a main storage RAM 21 about the specific data without switching the write-back method to the write-through method.
したがって、ライトスルー方式への切り替えを行うことなく、特定のデータについてはキャッシュメモリ２３及び主記憶ＲＡＭ２１の両方に同一のデータが記憶されるようにすることができる。 - 特許庁 - A retrieval part 56 retrieves a plurality of texel values corresponding to the plurality of generated texel coordinate values respectively, from a texture cache 50 or from an external texture buffer or the like through a memory interface.
検索部５６は、生成された複数のテクセル座標値にそれぞれ対応する複数のテクセル値を、テクスチャキャッシュ５０から、またはメモリインターフェイスを介して外部のテクスチャバッファなどから検索する。 - 特許庁 - To provide a content selection/holding technology in a cache server in a caching system for reflecting not only the past history of contents but also a future access frequency in a caching system.
キャッシング方式において、コンテンツに対する過去の履歴のみならず、未来のアクセス頻度に関しても反映させ得るキャッシング方式のキャッシュサーバにおけるコンテンツ選定保持技術を提供する。 - 特許庁 - Finally, the logical volume definition information, the cache assignment definition information and the port band assignment definition information, which are created as described above, are set in configuration information for the new storage device 4000.
そして、以上のようにして作成した論理ボリューム定義情報、キャッシュ割当定義情報およびポート帯域割当定義情報を、新ストレージ装置４０００の構成情報に設定する。 - 特許庁 - To provide a control method of Web information concealment compulsorily and consistently assuring the concealment of Web information on a communication path and Web information stored in a Web cache and the like by a Web system, and assuring thoroughness of the concealment.
Ｗｅｂシステムにて通信路上のＷｅｂ情報およびＷｅｂキャッシュ等に格納されるＷｅｂ情報を強制的に一貫して秘匿化および完全性を保証するＷｅｂ情報秘匿制御方法を提供する。 - 特許庁 - In the case of reading the page components from the memory 102a of the cache server 102, a hash table 102b determines a pointer from GUIDs of the page components and takes out the corresponding page component.
キャッシュサーバ１０２のメモリ１０２ａからのページ構成要素の読出しに際して、ハッシュテーブル１０２ｂが、ページ構成要素のＧＵＩＤからポインタを決定し、対応するページ構成要素を取り出す。 - 特許庁 - The site of the client computer is monitored and the cache server computer for caching the data is dynamically changed when the client computer is newly added or the client computer is displaced.
また、クライアント計算機の場所を監視し、新たにクライアント計算機が追加された場合やクライアント計算機の場所が移動した際に、データをキャッシュするキャッシュサーバ計算機を動的に変更する。 - 特許庁 - In a processor for simultaneously executing a plurality of programs, instruction words of first and second programs are read from a main storage device or a cache, and the read instruction words are queued in a first storage means.
複数のプログラムを同時に実行するプロセッサにおいて、主記憶装置またはキャッシュから第１と第２のプログラムの命令語が読み出され、読み出された命令語は第１の記憶手段にキューイングされる。 - 特許庁 - Since data loading time for page data other than the first page data is hardly needed when program runs by the cache latching block, total time necessary for a program is greatly shortened.
前記キャッシュラッチブロックによって、プログラム動作の際、一番目のページデータを除いた残りのページデータのデータローディング時間はほとんど必要でないので、全体プログラム所要時間が著しく短縮される。 - 特許庁 - The use efficiency of the cache memory in the disk array device is enhanced by calculating response time of Login Response in an input/output processing and automatically switching systems of the data transfer to the host computers.
入出力処理におけるLogin Responseの応答時間を算出してホストコンピュータに対するデータ転送の方式を自動的に切り替えることで、ディスクアレイ装置内のキャッシュメモリの利用効率を向上させる。 - 特許庁 - To provide a disk array controller which improves access performance, from a host computer to a cache memory and a disk unit, by relieving the load on an internal interface in the disk array controller.
ディスクアレイ制御装置内の内部インタフェースの負荷を軽減し、ホストコンピュータからのキャッシュメモリおよびディスク装置へのアクセス性能を向上することのできるディスクアレイ制御装置を提供する。 - 特許庁 - To provide a semiconductor integrated circuit device which can cope with access request from plural memory master and operates stably suppressing effectively an internal noise without reducing a cache bit rate.
キャッシュヒット率を低下させることなく、複数のメモリマスタからのアクセス要求に対応することができ、内部ノイズを有効に抑えながら安定的に動作する半導体集積回路装置を提供すること。 - 特許庁 - To further improve an access time without initiating actual disk access by effectively utilizing a cache function even when a last final sector is read again after reading a disk.
ディスクを読み取った後、前回の最終セクタを再度読み出す場合にもキャッシュ機能を有効に活用することによって、実際のディスクアクセスを発生させずにアクセスタイムをより向上させること。 - 特許庁 - The number of the MAX WAY 105 corresponding to a certain PPID value for a certain index value indicates the maximum number of the cache blocks 102 with the PPID value that can be stored for the index value.
或るインデックス値における或るＰＰＩＤ値に対応するＭＡＸ ＷＡＹ数１０５は、そのインデックス値において記憶可能なそのＰＰＩＤ値を有するキャッシュブロック１０２の最大数を示す。 - 特許庁 - A user can download a large capacity data such as animation data from the cache to a user terminal and problems such as delay of data transfer, packet loss due to congestion, etc., of network traffics are solved.
一方、ユーザは、キャッシュからユーザ端末に対して動画データ等の大容量データのダウンロードが可能であり、ネットワーク・トラフィックの混雑等によるデータ転送の遅延、パケットロス等の問題が解消される。 - 特許庁 - To provide an image processing apparatus capable of improving the drawing speed by averting the caching of texture data from an external memory to a cache memory which can interrupt the high-speed operation of texture mapping.
テクスチャ・マッピングの高速化の妨げになる外部メモリからキャッシュメモリへのテクスチャデータのキャッシングを避け、描画速度の向上を図ることができるようにした画像処理装置を提供する。 - 特許庁 - When a job file that has undergone RIP and consists of plural page files constituting a document is cached in a cache memory for printout, a caching file list preparing part 152 prepares a caching file list.
ドキュメントを構成する複数のページファイルからなるＲＩＰ済みジョブファイルを印刷出力のためキャッシュメモリにキャッシュした際、キャッシングファイルリスト作成部１５２がキャッシングファイルリストを作成する。 - 特許庁 - In the multiprocessing system including a plurality of processor cores operated based on coherent multiprocessing, each core includes a cache memory for storing local copies of data values in a coherent memory area.
コヒーレント多重処理に基づいて動作する複数のプロセッサコアを含む多重処理システムにおいて、それぞれのコアはコヒーレントメモリ領域内のデータ値のローカルコピーを格納するキャッシュメモリを含んでいる。 - 特許庁 - A specially made router 108 provided with a band limit function, a cache server function is installed at each wing of a mansion, and the security is ensured by adopting a system dynamically assigning an IP to a PC 112.
マンションを構成する棟毎に、帯域制限機能とキャッシュサーバ機能を兼ね備えた特製のルータ装置１０８を設置し、ＰＣ１１２に対して動的にＩＰを割り当てる方式でセキュリティを確保する。 - 特許庁 - In transferring the reply data having the same fingerprint as the fingerprint registered to the fingerprint cache, the fingerprint are transferred instead of the reply data.
サーバ側プロキシ３０からクライアント側プロキシ４０へフィンガープリント・キャッシュに登録されたフィンガープリントと同じフィンガープリントを持つリプライデータを転送するにあたっては、該リプライデータの代わりに該フィンガープリントを転送する。 - 特許庁 - In the case of discrepancy, the information stored in the database DB is taken out, and the latest information is transmitted to the client terminal CL1 and is also newly subjected to cache registration in the storing part 10.
同一でない場合は、データベースDBに格納されている情報を取り出し、その最新の情報をクライアント端末CL1に送ると共に、新たにキャッシュ情報記憶部１０にキャッシュ登録する。 - 特許庁 - Each processor cluster updates its exclusive sector within the PCRs, makes all other processors within the cluster network to be able to quickly see the change within the PCR data and bypasses a cache subsystem.
各プロセッサ・クラスタは、ＰＣＲ内のその排他的なセクタを更新し、クラスタ・ネットワーク内の他のすべてのプロセッサがＰＣＲデータ内の変更を即座に見られるようにし、キャッシュ・サブシステムを迂回する。 - 特許庁 - To provide a system and a method for controlling disk with which the cache memory of a disk controller can be effectively used and read processing of data can be speedily performed.
ディスク制御装置のキャッシュメモリを有効に使用することができるとともに、データの読み込み処理を迅速に行うことができるディスク制御システムおよびその制御方法を提供すること。 - 特許庁 - The storage system writes writing object data through the cache memory in the copy source storage device every time the writing object data is received, and the received writing object data is written also in the side file.
ストレージシステムは、書込み対象データを受信する都度、その書込み対象データをキャッシュメモリを介してコピー元記憶装置に書くと共に、受信した書込み対象データをサイドファイルにも書く。 - 特許庁 - When the interruption notice signals are inputted, the interruption controller 7 performs lookahead processing of loading an interruption vector and an interruption handler corresponding to the notice signals from a ROM 3 to an instruction cache 5.
割込みコントローラ７は、割込み予告信号が入力されると、当該予告信号に対応する割込みベクタ及び割込みハンドラを、ＲＯＭ３から命令キャッシュ５にロードさせる先読み処理を行う。 - 特許庁 - To improve the performance of an entire system by reducing a load caused by software and shortening processing time with respect to a cache coherence problem caused by DMA in the data transfer system.
ＤＭＡによるデータ転送システムで生じるキャッシュコヒーレンス問題に対して、ソフトウェアによる負荷を低減し、かつ、処理時間を短縮させることでシステム全体の性能向上を図ることを目的とする。 - 特許庁 - To provide a cache system effective even in an insert only type application wherein a record of data imparted with the same identification information is added to a database every time creation, update, or deletion of the data is performed.
データの作成、更新、削除が行われるたびに同一の識別情報が付与されたデータのレコードをデータベースに追加するインサート・オンリー方式のアプリケーションにおいても有効なキャッシュシステムを実現する。 - 特許庁 - When receiving information of the register and the cache memory of the CPU from the virtual machine server 100, a hypervisor 260 of the virtual machine server 200 sets the information to the virtual machine to start the virtual machine.
仮想マシンサーバ２００のハイパーバイザ２６０は、仮想マシンサーバ１００からＣＰＵのレジスタとキャッシュメモリの情報とを受信すると、それらの情報を仮想マシンに設定して仮想マシンを起動させる。 - 特許庁 - A prefetch mechanism can be stored in advance in cache predictively using a triangular geometric information in a previous pipeline step, thereby improving efficiency of memory bandwidth usage.
プリフェッチメカニズムは、予測的で、前のパイプライン段階からの三角形幾何情報を用いて前記キャッシュに予め装填することができ、それによってメモリ帯域幅効率の向上を可能にすることができる。 - 特許庁 - A cache memory is electrically coupled with the memory, a shape is specified to dynamically selected usable dimension and the quantity of the pixel data having the selected usable dimension is exchanged with the memory controller.
キャッシュメモリが該メモリへ電気的に結合されており且つ動的に選択した使用可能な寸法へ形態特定され、選択した使用可能な寸法を有するピクセルデータの量をメモリ制御器と交換する。 - 特許庁 - When the job file that has undergone RIP is printed out again, a cache controlling part 151 compares the information of a transmitted job file that has undergone RIP with information stored in the caching file list.
再度ＲＩＰ済みジョブファイルを印刷出力する場合、送信されてきたＲＩＰ済みジョブファイルの情報とキャッシングファイルリストに格納されている情報とをキャッシュ制御部１５１が比較する。 - 特許庁 - To provide a data transfer method capable of preventing a cache function on a communication passage from being burdened even in the case of transmitting/receiving a file of large capacity in http or https communication.
ｈｔｔｐまたはｈｔｔｐｓ通信において大容量のファイルを送受信する場合でも、通信経路上のキャッシュ機能に負担をかけないデータ転送方法を提供することを目的とする。 - 特許庁 - A video recording position mark (a) corresponding to the current time and a reproduction position mark (b) corresponding to the recording time of a program that is reproduced are displayed on bar (c) on which time is defined as a scale when a cache is reproduced.
キャッシュ再生時には、時刻を目盛としたバー（ホ）上に、現在時刻に対応する録画位置マーク（ヘ）と再生を行っている番組の記録時刻に対応する再生位置マーク（ロ）とが表示される。 - 特許庁 - To cause an integrated-memory graphics display device to control the display access of a graphics processor in a manner that matches the cache mode of a CPU, thereby improving the efficiency of accessing graphics memory, and enhancing animation picture quality.
メモリ統合型のグラフィックス表示装置において、ＣＰＵのキャッシュモードに適応してグラフィックスプロセッサの表示アクセスを制御し、グラフィックスメモリのアクセス効率を改善し、動画の画質を向上させる。 - 特許庁 - The presence/absence of an uncorrectable error is detected for reply data RD0 outputted from a main memory upon a cache mistake, and additional information indicating a result of the detection and the main memory is added.
キャッシュミスのときに、メインメモリから出力されるリプライデータＲＤ０に対して、訂正不能なエラーの有無を検出すると共に、該検出の結果とメインメモリとを示す付加情報を付加する。 - 特許庁 - To provide a data-relay integrated circuit, a data relay device and a data relay method for efficiently transferring write data from a host computer to a cache memory, thus reducing the loss of processing time.
ホストコンピュータからキャッシュメモリへのライトデータの転送を効率的におこない、処理時間のロスを抑制するデータ中継集積回路、データ中継装置およびデータ中継方法を提供する。 - 特許庁 - Based on an access request instructed from a user program 1, a file managing part 3 and a buffer cache managing part 4 generate access information for accessing a Flash ROM 7 for the unit of a block.
ファイル管理部３及びバッファキャッシュ管理部４は、ユーザプログラム１より指示されるアクセス要求に基づいてＦｌａｓｈＲＯＭ７にブロック単位のアクセスを行うためのアクセス情報を生成する。 - 特許庁 - To allow a memory access outputted by any one of processor units to be easily monitored by another cache by using an interconnection network, and simplify a circuit for determining a transmission destination of an access request to a memory mapped register.
いずれかのプロセッサユニットが出力するメモリアクセスをインタコネクトネットワークを用いて他のキャッシュが簡単に監視でき、さらに、メモリマップドレジスタへのアクセス要求の送出先を決定する回路を簡単化する。 - 特許庁 - To provide a receiver that can acquire resource data from a cache memory rather than acquiring the data from a transmission system when received an acquisition request of the resource data in module data, thereby resulting in acquiring the resource data at a high-speed.
モジュールデータ中のリソースデータの取得要求があったときに、伝送系から取得することなくキャッシュメモリから取得することができ、高速にリソースデータを取得すること可能になる。 - 特許庁 - A data synchronizing part 52 reads a plurality of transfer unit data from the plurality of cache memories 50 and generates a data stream, and a stream transmitting part 54 outputs the generated data stream to the circuit of the poststage.
データ同期化部５２は複数のキャッシュメモリ５０から複数の転送単位のデータを読み出し、データストリームを生成し、ストリーム送出部５４は生成されたデータストリームを後段の処理回路へ出力する。 - 特許庁 - To suppress a defect while maintaining a cache coherence domain by performing address inspection before data intercepted by a memory controller are processed.
欠陥抑制キャッシュ・コヒーレンス・ドメイン及びキャッシュ・コヒーレントな区画間メモリ領域を可能としながら、キャッシュ・コヒーレントな対称型共有メモリ・マルチプロセッサ・システムにおける欠陥抑制メモリ区画化を達成する。 - 特許庁 - After compressing a page of image, the compressed image in the spool memory area 5 or the compressed image in the cache memory area 6 referred by the reference information is decompressed at a decompressing section 7.
１ページ分の圧縮後、スプール記憶領域５内の圧縮画像あるいは参照情報で参照されるキャッシュ記憶領域６内の圧縮画像を伸張部７で伸張し、出力する。 - 特許庁 - The object 1 autonomously manages its own cache memory 12 and takes it as a retrieving target to narrow the retrieving target to one, thus efficiently retrieving information about other objects located near own object.
オブジェクト１が自律的に自己のキャッシュメモリ１２を管理し検索対象とすることで、検索対象を１つに絞り、自オブジェクトの近くに位置する他オブジェクトに関する情報を効率的に検索できる。 - 特許庁 - A purge control part 160 which purges and invalidates the data cache 120 in place of the CPU 110 prior to the DMA transfer by the DMAC 150 is provided to reduce the burden on the CPU 110.
ＤＭＡＣ１５０によるＤＭＡ転送の前に、ＣＰＵ１１０の代わりにデータキャッシュ１２０のパージおよびインバリデートを行うパージ制御部１６０を設けることで、ＣＰＵ１１０の負荷を減らす。 - 特許庁 - To provide a transaction information processor for aggregating a huge number of pieces of cache flow information generated everyday by the unit of several hundred thousands to be data which can be processed by a risk management system.
数十万単位で日々発生するような膨大な件数のキャッシュ・フロー情報を、リスク管理システムにより処理可能なデータに集約するための取引情報処理装置を提供する。 - 特許庁 - Also, the program is divided into a program pieces so as to be fit in the capacity of one face of the instruction cache 1-2, and each program pieces has program-structure in which the execution can be completed within the program piece.
また、プログラムを、命令キャッシュ１−２の１面の容量に収まるようにプログラム片に分割し、各プログラム片は、その実行が当該プログラム片内で完結するプログラム構造としておく。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
