「cache」を含む例文一覧(5775)
＜前へ 1 2 .... 96 97 98 99 100 101 102 103 104 .... 115 116 次へ＞- The cache memory has a primary cache memory 11 which has primary ways WAY0 and WAY1 containing data and address with bit LRU0 and 1, circuit 13 for determination of the above WAYs as old way which is not accessed for the most long time, and a circuit 14 for control the primary cache by inverting only the bit (bit LRU0 or LRU1) in the above old way.
０または１の値をとるビットＬＲＵ０、ビットＬＲＵ１とともに、データおよびアドレスをそれぞれ保持する二つの一次ウェイＷＡＹ０および一次ウェイＷＡＹ１を有する一次キャッシュメモリ１１と、ビットＬＲＵ０、ビットＬＲＵ１のパターンに基づいて、一次ウェイＷＡＹ０、一次ウェイＷＡＹ１のうちいずれのウェイが、時間的に最も長い間アクセスされていないデータを保持するオールドウェイであるかを判定する一次オールドウェイ判定回路１３と、オールドウェイがアクセスされた場合、当該オールドウェイに保持されているビット（ビットＬＲＵ０またはビットＬＲＵ１）のみを反転せる一次キャッシュ制御回路１４とを備えている。 - 特許庁 - In the cache controlling method in the proxy server for repeating data between at least one client connected to a communication network and a data server connected to a communication network except for the above communication network, it is judged whether URL requested by the user of the client is registered in a white list, and data in the URL is processed as a cache object when the URL is registered.
通信ネットワークに接続される１以上のクライアントと前記通信ネットワーク以外の通信ネットワークに接続されるデータサーバとの間でデータの中継を行うプロキシサーバにおけるキャッシュ制御方法であって、前記クライアントの利用者によりリクエストされたＵＲＬがホワイトリストに登録されているか否かを判定し、前記ＵＲＬが登録されている場合に前記ＵＲＬのデータをキャッシュ対象として処理する。 - 特許庁 - The semiconductor integrated circuit is further provided with plural power source lines for the cache memory, which comprises first metallic wiring layers 4AL extending at an arbitrary angle with respect to the direction of arrangement of the memory cells and plural power source lines for the cache memory, constituted of plural second metallic wiring layers 3AL which extend along the direction of arrangement of the memory cells.
半導体集積回路１１は更に、メモリセルの配列方向に対し任意の角度で傾斜して夫々延在する第１金属配線層（４ＡＬ）から構成されるキャッシュメモリの複数の電源線と、第１金属配線層（４ＡＬ）とメモリセルとの間に位置し、メモリセルの配列方向に沿って夫々延在する複数の第２金属配線層（３ＡＬ）から構成されるキャッシュメモリの複数の電源線とを備える。 - 特許庁 - The cache control method for this disc device comprises judging whether the read request from the host device is the skip request or not from the address information stored in an address storage means, calculating a skip address that is the address to be read next by the skip request when the skip request is judged, and selecting the information for the area designated by this skip address to execute a skip cache.
本発明のディスク装置のキャッシュ制御方法は、アドレス保存手段に保存されている前記アドレス情報からホスト装置からの読出し要求がスキップ要求であるか否かを判定し、スキップ要求であると判定された場合、スキップ要求により次に読出すアドレスであるスキップアドレスを算出して、このスキップアドレスにより指定された領域の情報を選択して、スキップキャッシュを実施する。 - 特許庁 - Furthermore, if an effective bit V supplied from the effective bit register 40 determines whether unit data d in a cache line C, designated by index data Id supplied from a CPU 20, is valid or invalid for each bank B; a read control means 60 in the cache memory device 10 supplies the index data Id only with respect to a plurality of control wires in the valid bank B.
また、キャッシュメモリ装置１０における読出制御手段６０は、有効ビットレジスタ４０から供給される有効ビットＶによって、ＣＰＵ２０から供給されるインデックスデータＩｄにて指定されたキャッシュラインＣにおける単位データｄの有効または無効がバンクＢ毎に指定されると、有効とされたバンクＢにおける複数の制御配線に対してのみインデックスデータＩｄを供給する。 - 特許庁 - An access to the secondary storage device by an application on an OS used by a user is redirected to a specified cache area, and the specified cache area is erased from the OS operating in an environment isolated from the OS used by the user, and securing a legitimate operation inoperable directly by the user, just after shutting down the OS used by the user.
利用者が使用するＯＳ上のアプリケーションによる二次記憶装置への書き込みを、ある特定のキャッシュ領域へリダイレクトしておき、前記利用者が使用するＯＳがシャットダウンした直後に、利用者が使用するＯＳとは隔離された環境で動作し、かつ、利用者からは直接操作できない正当な動作が保障されたＯＳ上から前記のある特定のキャッシュ領域を消去する。 - 特許庁 - Thus, by having the cache images C1 to C3 newly generated by being developed into a raster format, only some layer images from among the rewrite layer image for rewriting and layer images L1 to L9 stored in a layer image storage means 77, and the newly generated cache images C1 to C3 are synthesized by a synthesizing means 714, to thereby generate a composite image very efficiently.
したがって、書換え用の書換レイヤ画像およびレイヤ画像格納手段７７に格納された各レイヤ画像Ｌ１〜Ｌ９のうちの一部のレイヤ画像のみをラスタ形式に展開することで、新たにキャッシュ画像Ｃ１〜Ｃ３を生成することができ、新たに生成したキャッシュ画像Ｃ１〜Ｃ３を合成手段７１４により合成することで、非常に効率よく合成画像を生成することができる。 - 特許庁 - To obtain a power saving function with the performance of keeping consistency in a coherent multiprocessing system including cache copies of data values by bringing a processor core into a nonactive state by power-down while a memory access management unit performs a consistency management operation without requiring the operation of the processor core in the active state of a cache memory for storing data values which needs to keep the consistency.
この発明は、データ値のキャッシュコピーを含むコヒーレント多重処理システムにおいて、一貫性維持を必要とするデータ値を格納するキャッシュメモリがアクティブ状態であって、プロセッサコア自体の動作を必要とせずにメモリアクセス管理ユニットが一貫性管理動作を行う間、プロセッサコアをパワーダウンして非アクティブ状態にすることにより、一貫性を維持する能力と共に節電機能を実現する。 - 特許庁 - This device has a means for obtaining contents that a cache device newly stores from the cache device which answers temporarily stored contents to a client instead of a server, a means for detecting whether specific copyright information is embedded in the obtained contents, and a means for giving notice to a specific notice destination when the specific copyright information embedded in the contents is detected.
一時的に蓄積しているコンテンツをサーバに代わってクライアントに応答するキャッシュ装置から、該キャッシュ装置が新たに蓄積したコンテンツを取得する手段と、取得した前記コンテンツに所定の著作権情報が埋め込まれているか検出する手段と、前記コンテンツに所定の著作権情報が埋め込まれていることを検出した場合、所定の通知先に通知する手段とを有することによる。 - 特許庁 - In the optioal waveform generator configured to read prescribed waveform data sets which are respectively assigned to a plurality of trigger signals input from the outside, from a memory on the basis of the trigger signals, and to output them two FIFO-type cache memories are connected in parallel on an output system of the waveform data sets, and these cache memories are characterized in that their reading and writing operations are carried out complementary.
外部から入力される複数のトリガ信号に基づき、それぞれのトリガ信号に割り当てられた所定の波形データをメモリから読み出して出力するように構成された任意波形発生器において、前記波形データの出力系統に２個のＦＩＦＯ形式のキャッシュメモリが並列接続され、これらキャッシュメモリは相補的に読み出しと書き込みを行うことを特徴とするもの。 - 特許庁 - In the processor having a hierarchical register file stored in a main register file and a register cache, an index relating to the access of a register cache is uniquely determined from the physical register number of the main register file, and the modulo sorting of unused physical register numbers is performed, and the physical register numbers are assigned to instructions in register renaming so that the indexes achieves round robin in the order fetching the instructions.
メイン・レジスタ・ファイルとレジスタ・キャッシュとに階層化された階層型レジスタ・ファイルを有するプロセッサにおいて、レジスタ・キャッシュのアクセスに係るインデクスを、メイン・レジスタ・ファイルの物理レジスタ番号から一義的に決定するとともに、未使用の物理レジスタ番号のモジュロ・ソートを行って、命令のフェッチ順にインデクスがラウンド・ロビンとなるように、レジスタ・リネーミング中の命令に対する物理レジスタ番号の割り当てるようにした。 - 特許庁 - Which area data are more referred to in accordance with a time zone can be grasped by introducing the concepts of time and a position in the case of executing caching by a caching server device 15, and when corresponding data are cached, a cache hit rate can be improved, the response speed can be more improved and the network traffic can be reduced, so that the efficient application of cache data can be promoted.
キャッシュサーバ装置１５において、キャッシングを行う場合に時間、位置の概念を導入することにより、時間帯に応じてどの地域のデータが多く参照されたかを把握することができ、対応するデータについてキャッシングを行うことによりキャッシュヒット率を向上し、さらなる応答速度の向上およびネットワークトラフィックの低減を図ることが可能となり、キャッシュデータの効率的な利用を推進することができる。 - 特許庁 - An electronic device has a CPU 1, a nonvolatile memory 4, which is set with a rewrite frequency limitation, a RAM 3 as a cache memory, and a controller 2 which controls data transfer between the nonvolatile memory 4 and the RAM 3.
ＣＰＵ１と、書き換え回数制限が設定された不揮発性メモリ４と、キャッシュメモリとしてのＲＡＭ３と、不揮発性メモリ４とＲＡＭ３との間でのデータの転送を制御するコントローラ２とを備える。 - 特許庁 - Thus, the instructions and the data copied to the repetitive processing cache 122 at the time of the repetitive processing task execution are surely held until the next repetitive processing task execution without being swept out even at the time of the successive processing task execution.
よって、繰返処理タスク実行時に繰返処理キャッシュ１２２に複写された命令およびデータは、逐次処理タスク実行時にも掃出されることなく次回の繰返タスク実行時まで確実に保持される。 - 特許庁 - And, the device writes in the transmission interface information, and a change processing result of the header information including control information of the IP header and the explicit multicast system in the cache memory 109 as the relay processing information.
そして、送出インタフェース情報と、ＩＰヘッダ及び明示的マルチキャスト方式における制御情報を含むヘッダ情報の変更処理結果とを、中継処理情報としてキャッシュメモリ１０９に書き込む。 - 特許庁 - To efficiently issue a request to a main storage part by suppressing the generation of a free cycle in a bus switching between a reading cycle and a writing cycle concerning a load store queue to be mounted between a cache and the main storage part.
キャッシュと主記憶部との間に実装されるロードストアキューについて、リードサイクル及びライトサイクル間のバス切替における空きサイクルの発生を抑制して、主記憶部に対して効率的にリクエストを発行する。 - 特許庁 - In addition, a storage technique for storing the compressed screen information into the cache area is configured to store the compressed screen information by automatically compressing the screen information after the elapse of predetermined time after receiving the screen information from the server device.
なお、前記圧縮画面情報をキャッシュ領域に記憶する記憶手法を、画面情報をサーバ装置から受信してから所定時間経過後に画面情報を自動的に圧縮させて、記憶することにした。 - 特許庁 - A host processor discriminates whether a cache page for storing data to which a read command is issued is used in common with another task in the same host processor or another host processor, in step S102.
ホストプロセッサは、ステップＳ１０２の処理にてリード命令により読出の命令がなされたデータを格納するキャッシュページが同一ホストプロセッサ内の他のタスクや別のホストプロセッサにより共有して使用されているか否かを判別する。 - 特許庁 - To provide a method and a device for selecting and retaining contents in a cache system, enhancing a hitting rate by retaining only such contents as having a high access frequency above a predetermined threshold and by not retaining such contents as having a low access frequency below the threshold.
設定閾値を超えてアクセス数の多いコンテンツのみを保持し、閾値を下回りアクセス数の少ないコンテンツは保持しないことでヒット率を向上させるキャッシュシステムのコンテンツ選定保持方法及び装置の提供。 - 特許庁 - To prevent the degradation of processing speed of a command generated by requesting data to be used when there is no data to be used in a main memory or a data cache in executing a command to use continuous data.
連続したデータを使用する命令を実行する際にメインメモリもしくはデータキャッシュに使用したいデータがない場合、使用したいデータを要求することによって生じる命令の処理速度の低下を防止する。 - 特許庁 - Here, the cache area 240 is a storage area 230 relatively determined to the storage area 230 of the archive 200, and is an area capable of being accessed at higher speed than the storage area 230 of the archive 200.
ここで、キャッシュ領域２４０とは、アーカイブ２００の記憶領域２３０に対して相対的に決まる記憶領域２３０であり、アーカイブ２００の記憶領域２３０よりも高速アクセスできる領域である。 - 特許庁 - Consequently, when an application program is executed to access a memory, address comparison is performed in an address tag area 10 which manages only its area, and a cache block area 11 for user management area is accessed in the case of hit.
したがって、アプリケーションプログラムを実行させ、メモリアクセスする時には、その領域のみを管理するアドレスタグ領域１０でアドレスが比較されヒットしていればユーザー管理領域用キャッシュブロック領域１１へアクセスする。 - 特許庁 - The way limitation determination section 21 determines whether an address that data to be cached has is within a range indicated by address range information of the address range storage section 110 when storing cache target data to be cached.
ウェイ制限判定部２１は、キャッシュ対象のキャッシュ対象データを格納するときに、キャッシュ対象データの持つアドレスがアドレス範囲格納部１１０のアドレス範囲情報の示す範囲内かどうかを判定する。 - 特許庁 - In an information processor in which a main storage device 2 is managed by page units, the information of the page size is set in each entry of a page size register 11 in which the value is made variable even during a system operation and a page history memory cache 13.
主記憶装置２がページ単位で管理されている情報処理装置において、システム動作中にも可変に値をとるページサイズレジスタ１１と、ページ履歴メモリキャッシュ１３の各エントリにページサイズの情報を設けた。 - 特許庁 - When a monitoring server 200 receives a trap of the effect that an error such as a paper jam occurs from a printer 300, the monitoring server 200 decides whether related information related to the trap is cached in a cache area 267 or not.
監視サーバ２００は、プリンタ３００から紙詰まり等のエラーが発生した旨のトラップを受信すると、そのトラップに関連する関連情報がキャッシュ領域２６７にキャッシュされているかどうかを判断する。 - 特許庁 - A read cache status is compared with update data, and it is determined that registered contents are cleared when an effective bit is changed from an effective bit to an ineffective bit to output a snoop bus request for "clearing a duplicated address array contents".
読み出されたキャッシュステータスと更新データとを比較し、有効ビットが有効から無効に変化した場合は登録内容をクリアしたと判断し、「複製アドレスアレイ内容をクリア」するスヌープバス要求を発行する。 - 特許庁 - The optical disk read controller reads data from an optical disk while look-ahead processing based on an instruction from a host computer, stores the read date in a cache memory and makes them read by the host computer.
本光ディスク読み取り制御装置は、ホストコンピュータからの命令に基づいて、先読み処理を行いつつ、光ディスクからデータを読み取り、読み取られたデータを、キャッシュメモリに格納しホストコンピュータに読み出させる。 - 特許庁 - When the size of the requested home page is lager than the cache size of the terminal, the server 106 transmits data to the effect that the requested home page cannot be displayed to the terminal 101, and displays the same on the terminal.
もし端末のキャッシュサイズよりも要求されたホームページのサイズの方が大きければ、サーバ１０６は端末１０１に対して、要求されたホームページの表示はできない旨のデータを送信し、端末に表示させる。 - 特許庁 - One of the plural hierarchical structures is selected as a hierarchical structure corresponding to media being the object of data reading, and the data cache of the media being the object of data reading is executed by using the selected hierarchical structure.
これら複数の階層構造の内の一つをデータ読取対象のメディアに対応する階層構造として選択し、選択された階層構造を用いて、データ読取対象のメディアのデータキャッシュを行う。 - 特許庁 - Image data for odd number of copies from the decided printing order and printing data and image data for even number of copies converted the image data for the odd number of copies in the inverse direction of the printing direction are created to store into the cache.
次に、上記決定した印刷順と印刷データから奇数部の画像データと、該画像データを印刷方向に対して逆方向に変換した偶数部の画像データとを作成して、キャッシュに保存する。 - 特許庁 - When it is determined that the target data of the load instruction held in the entry of the instruction port 210 has been transferred after a cache miss of the target data, a second determination section 215A validates a second flag (RIF).
命令ポート２１０のエントリに保持されたロード命令の対象データについてキャッシュミスした後に対象データが転送されてきたと判定した場合、第２判定部２１５Ａは第２フラグ（ＲＩＦ）を有効化する。 - 特許庁 - A virtual VTR 8 functions as a reproducer that uses a cache buffer as a recording medium, is not equal to a general VTR that uses a video tape as a recording medium and operates virtually as a VTR when it is viewed from a local side 6.
仮想ＶＴＲ８はキャッシュバッファを記録媒体にした再生装置であり、ビデオテープを記録媒体にした一般的なＶＴＲではなく、ローカル側６から見た場合に仮想的にＶＴＲのように動作する。 - 特許庁 - Therefore, pipeline execution of the CPU 21 is stalled and the operation of the CPU 21 and the cache memory 25 can be temporarily stopped, and power consumption at the time of executing a spin wait loop can be reduced.
したがって、ＣＰＵ２１のパイプライン実行をストールさせて、ＣＰＵ２１およびキャッシュメモリ２５の動作を一時停止させることができ、スピン待ちループ実行時における消費電力を削減することが可能となる。 - 特許庁 - At the completion of writing data into the first disk, the control unit externally transmits a write completion report, and writes information for use to restore data into the second disk based on the data written into the cache memory.
制御部は、第１のディスクにデータを書き込むと、書込み終了報告を外部に送信し、キャッシュメモリに書込まれたデータに基づいて、データを復元するために用いられる情報を第２のディスクに書き込む。 - 特許庁 - To output an image properly reflecting the intention of a user, even when executing a process of externally outputting the image for example as cache data acquired from an external device, such as, imaging device.
撮像装置などの外部装置から取得した例えばキャッシュデータとしての画像を外部へ出力する処理を行う場合でも、ユーザの意図を適切に反映した画像を出力することができるようにする。 - 特許庁 - When requested music is already cached on the hard disk 2, the LD player 4 does not reproduce it and cache data are read out of the hard disk 2 and outputted to the speaker 6 and monitor 8 in post-stages.
またリクエストされた曲が既にハードディスク２にキャッシュされている曲の場合には、ＬＤプレーヤ４でこれを再生することなく、ハードディスク２からキャッシュデータを読み出して後段のスピーカ６やモニタ８に出力する。 - 特許庁 - A cache server 2 periodically receives an inquiry from an access distribution device 1, acquires states of a CPU and an NIC of a virtual server, determines whether a load is applied to each of them and returns the determination results.
キャッシュサーバ２は、アクセス振分装置１から定期的に問合せを受け、仮想サーバのＣＰＵ及びＮＩＣの状態を取得し、それぞれについて負荷がかかっているかを判断し、その判断結果を返送する。 - 特許庁 - With considerations made on required freshness each for a cache device and for the server, a cached still page is immediately returned if the freshness is sufficient, or a page is created dynamically only if the freshness is insufficient.
キャッシュ装置及びサーバ装置のそれぞれで必要鮮度を考慮し、鮮度が十分な場合にはキャッシュされた静的なページを即返信し、鮮度が足りない場合にのみ動的なページ生成処理を行なう。 - 特許庁 - To obtain a semiconductor integrated circuit where a signal wire that connects a bonding pad to a micro processor is properly wired via a DRAM that is possessed of a redundant function and even used as a cache memory.
リダンダンシ機能を有するＤＲＡＭをキャッシュメモリとして用いながらも、ボンディングパッドとマイクロプロセッサとを接続する信号線を、ＤＲＡＭを経由しつつ適正に配線できる半導体集積回路を提供する。 - 特許庁 - Besides, a packet sending part 311 is provided for sending packets at a time interval shorter than time-out time of the station cache in the network repeater (switch) through the network to a transmitting side video transmitting apparatus.
また，送信側の映像伝送装置へネットワークを介してネットワーク中継装置（スイッチ）におけるステーションキャッシュのタイムアウト時間より短い時間間隔でパケットを送出するパケット送出部３１１を備える。 - 特許庁 - To perform a system for accelerating write to a memory control unit by successively performing write cache based on the log of data to be written in a storage device and a method provided by a computer.
記憶装置に書き込まれるべきデータのログを主体とする順次書き込みキャッシュの実行によって記憶制御装置に対する書き込みを加速させるシステム及びコンピュータによって実現される方法を提供。 - 特許庁 - Constructions of documents which are shown in the pages stored in the page cache storing part 16 are analyzed by a markup document analyzing part 17, and a document to be linked wherein possibility of transition exists is obtained from among the shown documents.
上記ページキャッシュ蓄積部１６に蓄積されたページ内の提示中の文書の構文をマークアップ文書解析部１７により解析して、その提示中の文書から遷移する可能性のあるリンク先文書を得る。 - 特許庁 - To prevent a reduction in processing efficiency in data transfer between a memory device and a local memory without a processor by processing for ensuring the coherency between a memory device out of the processor and a cache memory of the processor.
プロセッサ外部のメモリデバイスとプロセッサのキャッシュメモリとのコヒーレンシを保証させる処理により、メモリデバイスとローカルメモリとの間でプロセッサを介さずにデータ転送を行う際の処理効率が低下する事態を防止すること。 - 特許庁 - A dirty data element to be backed up in the nonvolatile storage resource from the first cache memory is a dirty data element other than the one or more dirty data element having finished with copying of the plurality of dirty data elements.
第一のキャッシュメモリから不揮発性の記憶資源にバックアップするダーティデータ要素は、複数のダーティデータ要素のうちのコピーが完了した上記一以上のダーティデータ要素以外のダーティデータ要素である。 - 特許庁 - When a request for reducing the size of the same file is given from a high-order software 5, file system information is changed and a block recording the pertinent data is registered in a cache controlling software 3 as writeback data.
上位ソフトウエア５から同ファイルのサイズを縮小する要求がだされると、ファイルシステム情報を変更して、該当データを記録しているブロックをライトバックデータとしてキャッシュ制御ソフトウエア３に登録する。 - 特許庁 - For instance, a processing circuit such as a floating point unit or a data cache operates at one of a high-power mode and a low-power mode based on the number of threads currently operated by the simultaneous multi-threading processor.
例えば、フローティングポイントユニットまたはデータキャッシュのようなプロセッシング回路が同時多重スレッディングプロセッサによって現在動作しているスレッドの数に基づいて高電力モードまたは低電力モードの一つで動作する。 - 特許庁 - Then, the file server searches a domain in which the number of access to the highly similar existing registered file is equal to or larger than a threshold, and copies and registers the file relating to the new registration of this time to a cache server belonging to the domain as well.
そして、ファイルサーバは、その類似度の高い既存の登録ファイルに対するアクセス数が閾値以上のドメインを探索し、そのドメインに属するキャッシュサーバにも今回の新規登録に係るファイルをコピー登録する。 - 特許庁 - It is determined whether an instruction cache competing with a part with high execution frequency during emulating operation of an emulation program occurs or not, and only a non-competing address is set to a converted instruction storage area.
エミュレーションプログラムのうちエミュレーション動作中に実行頻度の高い部分との命令キャッシュ競合がおこるか否かの判定を行い、競合しないアドレスのみを変換済命令格納領域に設定する。 - 特許庁 - When the read tag information shows the absence of speculative read data in all cache memories 20a and 20b, these speculative read data are sent to a processor 10a inside the present node device 100a.
そして、読み出したタグ情報が、投機的読み出しデータが全キャッシュメモリ２０ａ、２０ｂにおいて存在しないことを示す場合には、この投機読み出しデータを自ノード装置１００ａ内のプロセッサ１０ａに送る。 - 特許庁 - Especially, when the obtained block number is different from the block number stored in the block number storing part 90, the data stored in the cache memory 80 are stored in a corresponding area in a non-volatile memory 70.
特に、求めたブロック番号と、ブロック番号記憶部９０に記憶しておいたブロック番号とが異なる場合には、キャッシュメモリ８０に記憶されているデータを不揮発性メモリ７０内の対応するエリアに記憶させる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
