「cache」を含む例文一覧(5775)

＜前へ 1 2 .... 98 99 100 101 102 103 104 105 106 .... 115 116 次へ＞
  • According to the attribute of information stored in a cache memory (temporary storage means), the operation of reading information temporarily stored in the temporary storage means and writing it in the storage medium, that is, flash operation is controlled.
    キャッシュメモリ（一時記憶手段）に記憶された情報の属性に応じて、一時記憶手段に一時記憶される情報を読み出すと共に上記記録媒体に書き込む動作、即ちフラッシュ動作を制御する。 - 特許庁
  • The host IF 121 performs CRC check based on the data and the CRC code, and when there is no error, the data and the CRC code are respectively transferred to a cache controller 122 respectively through a data transfer bus 14 and a CRC bus 15.
    ホストＩＦ１２１は、データとＣＲＣ符号に基づくＣＲＣチェックを行い、エラーがなければデータはデータ転送用バス１４により、ＣＲＣ符号はＣＲＣバス１５によりキャッシュコントローラ１２２に転送する。 - 特許庁
  • A sub memory provided with a cache function for temporarily storing write data from a CPU is provided between the CPU and a main memory for exchanging data so that the CPU can not directly write in the main memory.
    ＣＰＵとデータのやり取りを行うメインメモリとの間にＣＰＵからの書き込みデータを一時保管するキャッシュ機能を備えたサブメモリを設けて、ＣＰＵからは直接メインメモリに書き込み出来ないようにする。 - 特許庁
  • Then, all write processes to the volume A and the mirror volume B are cached in memory by using a means for redirecting them onto the memory, and, at shutdown, only the cache of the mirror volume B is written to the secondary storage device.
    この時、ボリュームＡとミラーボリュームＢへの全ての書込み処理をメモリ上にリダイレクトする手段を用いてメモリ上にキャッシュしておき、シャットダウン時にミラーボリュームＢのキャッシュのみを二次記憶装置に書込む。 - 特許庁
  • When the first access request is made to data D00 stored in a fault data disk 4-0 after a fault, the data D00 is restored from the data D01 to D03 of other data disks 4-1 to 4-3 and the parity P0 of a parity disk 4-4 and registered in a cache 15.
    障害データディスク4-0 に格納されているデータD00 へ障害後初めてアクセス要求があった時点で、他のデータディスク4-1 〜4-3 のデータD01〜D03 とパリティディスク4-4 のパリティP0とからデータD00 を復元し、キャッシュ15に登録する。 - 特許庁
  • The mobile terminal 3 comprises: an entry section 31; an interrupt controller 32; a management section 33; a cache 34; an IC card interface 36; a ROM 37; a RAM 38; a transmission reception section 39; and a display section 40.
    携帯端末装置３は、入力部３１と、割り込みコントローラ３２と、管理部３３と、キャッシュ３４と、ＩＣカードインターフェース３６と、ＲＯＭ３７と、ＲＡＭ３８と、送受信部３９と、表示部４０とから構成される。 - 特許庁
  • To provide a data processing method which makes fast processing possible without a large-scale cache memory while allowing two-dimensional parameters to correspond to a plurality of pieces of data, respectively without spoiling arrangement rule.
    複数データの夫々に対し、２次元パラメータの夫々を配列規則を損なうことなく対応させながら、大掛かりなキャッシュメモリを用いることなく、高速処理することが可能なデータ処理方法を提供する。 - 特許庁
  • An image, read by an image reading part 1, is converted into electronic data and stored in a memory 2 and under the control of a CPU 3, the image data in the memory 2 are written on a compact flash(CF) cache memory card loaded into a CF card slot 5.
    画像読み取り部１で読み取った画像を電子データに変換してメモリ２に格納し、ＣＰＵ３の制御により、ＣＦカードスロット５に装着されたＣＦ（コンパクトキャッシュメモリ）カードにメモリ２の画像データを書き込む。 - 特許庁
  • To provide a disk controller having a cache memory part and a shared memory part capable of making it unnecessary to increase the number of the shared memory part, and preventing access performance form being deteriorated.
    キュッシュメモリ部と共有メモリ部の二種類のメモリを有するディスク制御装置において、キュッシュメモリ部を増設に応じて、共有メモリ部を増設する必要をなくし、しかも、アクセス性能を低下させないようにする。 - 特許庁
  • An effective address cache reads out a value corresponding to a second subset of the higher-order bits of a memory address corresponding to a first subset of a plurality of the higher-order bits and the lower-order bits of a plurality of memory addresses accessed over recent periods.
    有効アドレス・キャッシュが、複数の最近アクセスされたメモリ・アドレスの複数の上位ビット、及び前記下位ビットの第１サブセットに対応したメモリ・アドレスの上位ビットの第２サブセットに対応する値を読み出す。 - 特許庁
  • When a reply data having an FP of which the one portion is different from the FP registered in the FP cache, the data is transferred only in the portion different in the FP is transmitted, and the FP is transferred in stead of the reply data as to the same portion.
    ＦＰキャッシュに登録済みのＦＰと一部異なるＦＰを持つリプライデータを転送するにあたっては、ＦＰが異なる部分のみ該データを送り、同じ部分は該リプライデータの代わりに該ＦＰを転送する。 - 特許庁
  • Among the video image data v2 recorded in the cache memory 3, only the video image data of a frame coping with a set reproduction speed is transmitted into a buffer memory 4 and is recorded as a video image data v3 with an order for reproduction.
    キャッシュメモリ３に記録されている映像データｖ２のうち、設定された再生速度に対応するフレームの映像データのみがバッファメモリ４に転送され、再生用の順序で映像データｖ３として記録される。 - 特許庁
  • If both agree with each other, the output color value data of the cache table 241 is taken as an output color value data, and if there is no agreement, the color value data which is color-converted by the color conversion part 223 is taken as an output color value data.
    そして、両者が一致したらキャッシュテーブル２４１の出力色値データを出力色値データとし、両者が一致しなかったら色変換部２２３で色変換した色値データを出力色値データとする。 - 特許庁
  • The cache storage 100 includes: an address range storage section 110 comprising a way limitation start address register 19 and a way limitation end address register 20; a way limitation determination section 21; a substitution way control section 17; and the like.
    キャッシュ記憶装置１００は、ウェイ制限開始アドレスレジスタ１９とウェイ制限終了アドレスレジスタ２０とからなるアドレス範囲格納部１１０と、ウェイ制限判定部２１、置換ウェイ制御部１７等を備えている。 - 特許庁
  • The LSU 4 has a DCACHE temporarily storing read/write data for an external memory, a SPRAM 42 used for special uses other than a cache and an address generator generating a virtual address for accessing the DCACHE and the SPRAM 42.
    ＬＳＵは、外部メモリに対する読み出し／書き込みデータを一時的に格納するDCACHEと、キャッシュ以外の特殊な用途に使用されるSPRAMと、DCACHEやSPRAMをアクセスするための仮想アドレスを生成するアドレス生成器とを有する。 - 特許庁
  • A "De" bit showing the debug authority of the developer is set as a secure tag 1144 in the cache, and a value corresponding to an authentication result 1511 of the developer who is debugging a program on an integrated circuit 1 is reflected.
    キャッシュではセキュアタグ１１４４として、開発者のデバッグ権限を示す「Ｄｅ」ビットを設け、集積回路１上のプログラムのデバッグをしている開発者の認証結果１５１１に応じた値を反映させる。 - 特許庁
  • A counting mechanism is inserted into the helper thread and the counting mechanism is inserted into a main thread, to help ensure the prefetched data is not removed from a cache before the main thread is able to take advantage of the prefetched data.
    プリフェッチされたデータをメインスレッドが利用可能になる前にプリフェッチされたデータがキャッシュから削除されないようにすべく、カウントメカニズムがヘルパースレッドに挿入され、かつカウントメカニズムがメインスレッドに挿入される。 - 特許庁
  • FILE SHARING NETWORK SYSTEM, DATA STRUCTURE USED FOR FILE TRANSER OF FILE SHARING NETWORK SYSTEM, FILE TRANSFER METHOD FOR FILE SHARING NETWORK SYSTEM, FILE DISCLOSURE COMPUTER, CACHE COMPUTER, FILE ACQUISITION COMPUTER AND COMPUTER PROGRAM
    ファイル共有ネットワークシステム、ファイル共有ネットワークシステムのファイル転送に用いられるデータ構造、ファイル共有ネットワークシステムにおけるファイル転送方法、ファイル公開コンピュータ、キャッシュコンピュータ、ファイル取得コンピュータ、及びコンピュータプログラム - 特許庁
  • The counter 7 retains a counter value 50 (number of cache hits for every N cycles) that is updated according to contents inputted to the lowest bit 60 of the shift register 6 and to contents outputted from the highest bit 6n of the shift register 6.
    カウンタ７は、シフトレジスタ６の最下位ビット６０に入力される内容と、最上位ビット６ｎから出力された内容に基づいて更新されるカウンタ値５０（Ｎサイクルあたりのキャッシュヒット回数）を保持する。 - 特許庁
  • Those blocks are ranked according to the order of reuse, and the storage block of non-stored data which are not stored in the cache region 2 is preferentially decided from the block whose rank of the order of reuse is high (a step S2).
    複数のブロックが再利用順に応じてランク分けされており、キャッシュ領域２に格納されていない未格納データの格納ブロックを、再利用順が高いランクのブロックから優先的に決定する（ステップＳ２）。 - 特許庁
  • To provide an information processing device composed of a plurality of nodes including a main memory and a cache memory, which reduces the latency of each memory, and improves the throughput of each snoop operation.
    メインメモリとキャッシュメモリを有するプロセッサとをそなえた複数のノードで構成される情報処理装置において、メモリアクセスのレイテンシを短縮するとともに、スヌープ処理のスループットを改善することを目的とする。 - 特許庁
  • A reception necessity decision unit 401 determines that reception is unnecessary when the whole data to which a holding version ID which is the same as or newer than a transmission version ID that a cache server can transfer is added is already stored.
    受信要否判定部４０１は、キャッシュサーバが転送可能な送信バージョンＩＤと同じ、あるいはよりも新しい保持バージョンＩＤが付されたデータ全体を既に記憶している場合に受信不要と判断する。 - 特許庁
  • An IP packet editing generating part 7-1 of communication equipment 1-1 retrieves an ARP cache table 15-1 or uses ARP and provides a MAC address M200 corresponding to an IP address I200 of communication equipment 1-2.
    通信装置１−１のＩＰパケット編集生成部７−１はＡＲＰキャッシュテーブル１５−１を検索して、又、ＡＲＰを使用して、通信装置１−２のＩＰアドレス：Ｉ２００に対するＭＡＣアドレス：Ｍ２００を得る。 - 特許庁
  • Further, the contents reproduction program is used to execute the step of reading a decryption key stored beforehand in a cache of its own node and starting to reproduce encrypted contents without waiting for the arrival of a response message from the authentication application.
    また、コンテンツ再生プログラムは、前記認証アプリケーションからの応答メッセージの到着を待たずに、予め自ノードのキャッシュに保存した復号鍵を読み出し、暗号化されたコンテンツの再生を開始する。 - 特許庁
  • Can result in significant performance improvements if there are several files owned by UIDs (user IDs) not in system databases (for example untarring the linux kernel sources as root); should be kept small to reduce cache coherency problems.
    システムデータベースにない UID (ユーザーID) で所有されるファイル(たとえば root で tar を展開した linux カーネルのソース) が少ないと、顕著な性能の向上が見られる。 キャッシュのコヒーレンス問題を少なくするために小さな値にすべきである。 - JM
  • On the other hand, when the same drawing instruction is already registered, the rendering execution part 231 reads the development data from the cache area 22b, arranges the object image of the read development data and executes rendering.
    一方、同じ描画命令が登録済みであれば、レンダリング実行部２３１はキャッシュ領域２２ｂから展開データを読み出して、読み出した展開データのオブジェクト画像を配置するようにしてレンダリングを行う。 - 特許庁
  • A DKC 5 comprises clusters A40 and cluster B50 having mutually different AC supply sources and each cluster is composed of channel adapter modules, disk adapter modules, switch modules, and one cache module.
    ＤＫＣ５は、各々ＡＣ供給元を異にするクラスタＡ（４０）及びクラスタＢ（５０）から構成され、各クラスタは複数のチャネルアダプタモジュール、複数のディスクアダプタモジュール、複数のスイッチモジュール及び１つのキャッシュモジュールで構成できる。 - 特許庁
  • A disk array system 100 has a microprogram 211 for, by the residence instructions from the residence management program 422, making the data set on the logical volume of the corresponding logical volume name resident in the cache memory 230.
    また、ディスクアレイ装置１００は、常駐管理プログラム４２２からの常駐指示を受けて、該当する論理ボリューム名の論理ボリューム上のデータセットをキャッシュメモリ２３０に常駐するマイクロプログラム２１１を有する。 - 特許庁
  • A cache register reads content of the RFID tag of merchandise when the merchandise is purchased, a reading information management server is caused to store the read content and also information for specifying a consumer who has purchased the merchandise.
    商品購入時にキャッシュレジスタで商品のＲＦＩＤタグの内容を読み取り情報管理サーバに記憶させ、商品を購入した消費者を特定できる情報も情報管理サーバに記憶させる。 - 特許庁
  • When executing a command from a host device, the controller reads address information to be used for executing the command from the NAND memory 30 to the address information cache 461 and performs read/write on the NAND memory 30.
    コントローラは、ホスト装置からコマンドの実行時に、コマンドの実行に使用するアドレス管理情報をＮＡＮＤメモリ３０からアドレス情報キャッシュ４６１に読み出して、ＮＡＮＤメモリ３０に対してリード／ライトを実行する。 - 特許庁
  • The content reproducing apparatus once decrypts the content to be encrypted by using a decryption key obtained by decrypting encrypted decryption key, and thereafter the apparatus stores the resulting decryption key to a decryption key cache table 411 in cross reference with content identification information.
    暗号化されていた復号鍵を復号して得た復号鍵で、被暗号化コンテンツを一旦、復号した後、その復号鍵をコンテンツ識別情報と対応づけて復号鍵キャッシュテーブル４１１に記憶する。 - 特許庁
  • To provide a software cache apparatus for a client computer, which increases the possibility that software corresponding to a newly generated request has been cached so as to allow the client computer to update software efficiently.
    クライアントコンピュータにおいて、新たに発生する要求に対応するソフトウェアがキャッシュされている可能性を高めて、クライアントコンピュータが効率的にソフトウェアを更新することができるソフトウェアキャッシュ装置を提供する。 - 特許庁
  • The cache stores the previously executed result data and operands for executing the arithmetic operation and outputs the corresponding results to bypass the process and calculation by a processor when the same operands are executed.
    前記キャッシュは、以前に遂行された結果データと算術演算を遂行するためのオペランドとを貯蔵し、同一のオペランドが遂行される場合、該当する結果を出力し、プロセッサによる処理及び演算をバイパスさせる。 - 特許庁
  • To realize high-speed retrieval without cache update cost and to cope with the immediacy of record updating in a ubiquitous network where the number of mobile terminals increases and a network configuration changes dynamically.
    移動端末数が増加し，ネットワーク構成が動的に変化するユビキタスネットワークにおいて，キャッシュ更新のコストがなく高速な検索を可能にし，レコード更新の即時性にも対応することができるようにする。 - 特許庁
  • The peripheral read cache macro 106 holds peripheral addresses indicating frequently accessed peripheral registers 151, and acquires data in the peripheral registers indicated by the peripheral addresses via a data line 118 to hold them.
    周辺リードキャッシュマクロ１０６は、アクセス頻度が高い周辺レジスタ１５１を示す周辺アドレスを保持しており、その周辺アドレスが示す周辺レジスタのデータを、データ線１１８を介して取得して、それを保持している。 - 特許庁
  • I think 2 viable options are to generate uncompressed Zip archives (since you don't reduce a lot the size of picture and video files by compressing them) or to generate compressed Zip archive using a cache system.
    まずは未圧縮の Zip アーカイブを作成すること(画像ファイルや動画ファイルは、もともとそれ以上の圧縮を期待できないため)、もうひとつはキャッシュシステムを利用して圧縮済みの Zip アーカイブを作成することです。 - PEAR
  • A setting of masking interruption with lower priority is set to an interrup controller 17, so that data having been written in the instruction cache 13 will not be rewritten due to exception processing resulting from other interruption at this point of time.
    この時点で他の割りこみによる例外処理で命令キャッシュ１３に格納したデータが書き換えられることがないように、割りこみコントローラ１７に優先順位の低い割りこみはマスクするように設定する。 - 特許庁
  • A monitor write back link register means 34 calculates an elapsed time after data became dirty data, and registers the cache block in a monitor write back link in the case that the calculated time exceeds a prescribed elapsed time.
    モニタライトバックリンク登録手段３４は、データがダーティデータとなってからの経過時間を算出し、算出された経過時間が所定の経過時間を超えている場合にはこのキャッシュブロックをモニタライトバックリンクへ登録する。 - 特許庁
  • A sub processor A111 or D114 gives an instruction for transferring the protocol control information from a main memory 104 and storing it in a PCB cache memory 121 which can be accessed at a higher speed than the main memory 104 or the like.
    サブプロセッサＡ１１１又はＤ１１４は、主メモリ１０４からプロトコル制御情報を転送し、主メモリ１０４より高速アクセス可能なＰＣＢキャッシュメモリ１２１に格納するための指示等を行う。 - 特許庁
  • In the case it is used, by a font-re-composing part 207 the necessary part of font data is read out from the hard disk 208 and the font dada is re-composed, and the re-composed font data is cached into a cache memory part 206.
    肯定判定された場合に、フォント再構成部２０７により、ハードディスク２０８からフォントデータの必要部分を読み出してフォントデータを再構成し、再構成されたフォントデータをキャッシュメモリ部２０６にキャッシュする。 - 特許庁
  • In the case of a hit, the image data are acquired from the printing cache data region 110 without carrying out the steps S412-S414, and transferred to a printer driver 112 together with printing setup information (S416).
    一方、ヒットした場合は、ステップＳ４１２〜Ｓ４１４の処理を行うことなく画像データを印刷キャッシュデータ領域１１０から取得し、印刷設定情報と共に、プリンタドライバ１１２に転送する（Ｓ４１６）。 - 特許庁
  • Then when the cut character is identical to an image in a cache (3), no recognizing process is performed, candidate data are narrowed down (5) by referring to the matching result, and a linguistic process (6) is performed, so that a recognition result is outputted.
    次に切り出された文字がキャッシュ中の画像と同一であるとき（３）、認識処理を行わずに、マッチング結果を参照して候補データを絞り（５）、言語処理（６）することにより認識結果を出力する。 - 特許庁
  • The adapters 1 and 2, cache memory and common bus are duplexed so as to realize a degenerated operation when any failure occurs, and a format from a host CPU is converted into a format for an array disk by the converting part of the host adapter so that data can be guaranteed.
    アダプタ１，２キャッシュメモリ及びコモンバスは二重化され、障害時の縮退運転を可能とし、ホストアダプタの変換部で上位ＣＰＵからのフォーマットをアレイディスク用フォーマットに変換してデータ保証をすること。 - 特許庁
  • Read ready state of the optical disc 6 is detected and the video/audio information to be read out from a terminal 1 is switched from the optical discs 10 for cache to a connected optical disc 6.
    光ディスク装置６の読み出し準備完了状態を検出し、端末装置１に読み出す映像音声情報をキャッシュ用光ディスク装置１０から接続されている光ディスク装置６に切替えている。 - 特許庁
  • To allow a first storage device to unitarily manage cache residence setting in a second storage device that is an external storage device, in a storage system with an external storage connection configuration.
    本発明の課題は、外部ストレージ接続構成のストレージシステムにおいて、第１ストレージ装置が外部ストレージ装置である第２ストレージ装置におけるキャッシュ常駐化設定を一元的に管理できるようにすることである。 - 特許庁
  • In addition to control which varies a temperature acquisition cycle in response to a temperature condition, in case of under recording of a moving image, timing is so controlled as to transmit a temperature acquisition command after processing a flash cache command.
    温度状態に応じて温度取得サイクルの周期を変化させる制御を行なうことに加えて、動画記録中であれば、フラッシュ・キャッシュ・コマンドを処理した後に、温度取得コマンドを投げるようにタイミング制御する。 - 特許庁
  • This system is provided with: a layer-2 switch accommodating a plurality of subscriber terminals; and a router device which is connected to the layer-2 switch and manages IPv6 addresses of the subscriber terminals and a link layer address using a neighbor cache.
    本発明は、複数の加入者端末を収容するレイヤ２スイッチと、レイヤ２スイッチに接続され、加入者端末のＩＰｖ６アドレスとリンク層アドレスを近隣キャッシュによって管理するルータ装置とを備える。 - 特許庁
  • The multi banks comprise the cache memory and each bank is defined as one port cache that concurrently processes the fetch instruction and the data access if each of the instruction or the access is requested for the different bank and sequentially processes the instruction and the access if the requests are for the same bank.
    具体的には、命令フェッチとデータアクセスを独立に処理可能なプロセッサと、該プロセッサからのアクセス要求に呼応して動作するキャッシュメモリを有するプロセッサシステムを備え、キャッシュメモリを複数のマルチプレクサ及び複数のアドレスの一部によって指定される複数バンクによって構成し、各バンクを１ポートキャッシュとし、命令フェッチ要求とデータアクセス要求が異なるバンクに対するものであれば同時処理、同一バンクに対する場合は逐次処理するプロセッサシステムを提供する。 - 特許庁
  • This disk array system is equipped with plural upper fiber interfaces 102 that receive/send data from/to a host fiber interface 100, a cache memory 105 connected to the plural upper fiber interfaces, plural disk storage means 107 which data is written on or read from, and a disk drive interface 106 for controlling the storage means, and each of the plural upper fiber interfaces has a cache memory.
    ホストファイバインタフェース１００からのデータを授受する複数の上位ファイバインタフェース１０２と、前記複数上位ファイバインタフェースに接続されたキャッシュメモリ１０５と、データを書き込み又は読み出す複数のディスク記憶手段１０７と、前記記憶手段を制御するディスクドライブインタフェース１０６と、を備えたディスクアレイシステムであって、前記複数の上位ファイバインタフェースの各上位ファイバインタフェースに対応してそれぞれキャッシュメモリを備えている。 - 特許庁
  • An associated method includes steps for configuring metadata associating the virtual stripe of the data storage space and the cache data; modifying the metadata such that a state change related to a pending data transaction between the data storage space and a cache is reflected; writing the corrected metadata into the atomic write descriptor; and recalling the atomic write descriptor for transacting a selected atomic block size in an event of an interruption while executing the data transaction.
    関連する方法も提供され、データ記憶スペースの仮想ストライプとキャッシュ・データを関連付けるメタ・データを構成し、データ記憶スペースおよびキャッシュ間の保留データ・トランザクションに関連する状態変化を反映するようにメタ・データを修正し、修正されたメタ・データをアトミック・ライト記述子に書込み、データ・トランザクション中に割込みが生じたらアトミック・ライト記述子を呼び戻して選択されたアトミック・ブロック・サイズをトランザクションするステップを含む。 - 特許庁
＜前へ 1 2 .... 98 99 100 101 102 103 104 105 106 .... 115 116 次へ＞

例文データの著作権について