「cache」を含む例文一覧(5775)
＜前へ 1 2 .... 99 100 101 102 103 104 105 106 107 .... 115 116 次へ＞- The memory controller including a cache memory for temporarily storing signals transmitted/received between a microprocessor and a main storage device includes an access analysis device for analyzing the existing rate of each of access system signals transmitted/received between the microprocessor and the main storage device, and a memory reconfiguring device for reconfiguring the rate of the cache memory area based on signals output from the access analysis device.
マイクロプロセッサと主記憶装置の間で送受信される信号を一時的に記憶するキャッシュ・メモリを備えたメモリ・コントローラにおいて、 前記マイクロプロセッサと前記主記憶装置の間で送受信される各アクセス方式の信号がそれぞれどのような割合で存在するか解析するアクセス解析装置と、 このアクセス解析装置から出力された信号に基づいて、前記キャッシュ・メモリの領域の割合を再構成するメモリ再構成装置と を備える。 - 特許庁 - A mode storing circuit 171 stores a storage mode indicating whether write based on a storing instruction is to be reflected to the memory 140 or not and a dynamic mode indicating whether a fill due to a cache miss is to be reflected to the array 120 or not.
モード保持回路１７１は、ストア命令による書込みを補助データメモリ１４０へ反映するか否かを示すストアモードと、キャッシュミスによるフィルを補助アドレスアレイ１２０に反映するか否かを示すダイナミックモードとを保持する。 - 特許庁 - The LSU 4 has a DCACHE 41 temporarily storing read/write data for an external memory, a SPRAM 42 used for special uses other than a cache and an address generator 43 generating a virtual address for accessing the DCACHE and the SPRAM.
ＬＳＵ４は、外部メモリに対する読み出し／書き込みデータを一時的に格納するDCACHE４１と、キャッシュ以外の特殊な用途に使用されるSPRAM４２と、DCACHEやSPRAMをアクセスするための仮想アドレスを生成するアドレス生成器４３とを有する。 - 特許庁 - A cache control part 32 has a first priority control function 35 for updating priority of rewriting 34 according to a history, and a second priority control function 36 for changing the priority 34 according to a factor other than the history.
キャッシュ制御部３２は、書き換えの優先順位３４を履歴で更新する第１の優先度制御機能３５と、履歴以外の要因で優先順位３４を変更する第２の優先度制御機能３６とを備えている。 - 特許庁 - To prevent the use efficiency of a cache memory in a disk array device from lowering even when data transfer is executed respectively in structure in which the disk array device is connected to a plurality of host computers via networks different in transfer rate.
ディスクアレイ装置が複数のホストコンピュータと転送レートの異なるネットワークを介して接続された構成においてそれぞれデータ転送を実施してもディスクアレイ装置内のキャッシュメモリの利用効率が低下しないようにする。 - 特許庁 - A three-dimensional look-up table is stored in an inexpensive dynamic memory, an expensive SRAM is not used for a whole color conversion processing apparatus but a cache memory of small capacitance is provided, thereby realizing an inexpensive, high-speed and accurate color conversion apparatus.
３次元ルックアップテーブルを安価なダイナミックメモリに格納し、色変換処理装置には高価なＳＲＡＭを全て用いず、小容量のキャッシュメモリを設けることで、安価で高速な精度の高い色変換装置を実現する。 - 特許庁 - When a registration processing part 24 acquires a webpage on the Internet to be shared among a plurality of devices, the URL and update time of the webpage are registered in a Web update management table 36, and actual data are registered in a cache memory 40.
登録処理部２４に、複数の装置で共有するインターネット上のウェブページを取得した際に、ウェブ更新管理テーブル３６にウェブページのＵＲＬと更新時刻を登録すると共に実データをキャッシュメモリ４０に登録する。 - 特許庁 - To recognize whether screen information is reasonably created or not in an information providing system configured to store registration information registered in a database to a storage means with a cache or the like set thereto, and transmit the information to a terminal device.
データベースに登録された登録情報を、キャッシュ等が設定された記憶手段に記憶し、端末装置に送信する情報提供システムにおいて、画面情報が適正に生成されているか否かを知ることを可能とする。 - 特許庁 - To provide a configuration which obtains a desired performance while reducing an instruction cache capacity, in a configuration wherein a plurality of processors are provided and data to be processed are divided into prescribed units and respective pieces of data are processed in parallel by respective processor.
複数のプロセッサを備え、処理するデータを所定の単位に分割し、各データに対して、各プロセッサで並列に処理を行う構成において、命令キャッシュ容量を低減しながら所望のパフォーマンスを得る構成を提供する。 - 特許庁 - A code acquisition part (114) acquires, when address matching is determined by the address comparison part (112), an instruction code corresponding to the updated instruction address of the second address storage part (111) from a main memory (200) and transmits it to the instruction cache (106).
コード取得部（１１４）は、アドレス比較部（１１２）でアドレス一致と判定された場合、第２アドレス格納部（１１１）の更新後の命令アドレスに対応する命令コードをメインメモリ（２００）から取得して命令キャッシュ（１０６）に送出する。 - 特許庁 - The optical discs 10 for cache is loading an optical disc previously recorded with video/audio information corresponding to t1=30 sec, for example, from the head of each video/audio information stored in the optical disc 6.
キャッシュ用光ディスク装置１０には、光ディスク装置６が記憶している各映像音声情報の先頭から、例えばｔ１＝３０秒に相当する映像音声情報が予め記憶された光ディスクを装着している。 - 特許庁 - A content transmission schedule preparing section 103 in a broadcasting device prepares a transmission schedule, so that the content data of the programs CM1, CM2, and CM3 which are to be stored in a cache can be transmitted, prior to the regeneration of the program.
放送装置内のコンテンツ送出スケジュール作成部１０３は、キャッシュ対象番組であるＣＭ１、ＣＭ２、ＣＭ３のコンテンツデータを番組の再生時刻よりも前もって送出するような送出スケジュールを作成する。 - 特許庁 - The HDC card 21 and HDD drive 22 send and receive selection information for selecting swap modes of the cache memories when the system is started and selects mutually different swap modes according to the sent and received selection information.
ＨＤＣカード２１およびＨＤＤ装置２２は、システムの起動時に、それぞれのキャッシュメモリのスワップモードを選択するための選択情報を送受し、送受された選択情報に基づいてそれぞれ異なるスワップモードを選択する。 - 特許庁 - To provide branch prediction logic enhanced to provide a monitoring function for specified conditions which indicate that the use of separate branch history table and count cache would provide better results for branch prediction.
別個の分岐履歴テーブルおよびカウント・キャッシュの使用がより良好な結果を分岐予測にもたらすことを示すある特定の条件を監視する機能を提供するように改良された分岐予測論理を提供すること。 - 特許庁 - In a digital system having a microprocessor 100, a cache 120 and the various kinds of memories and devices (140a to 140n), a physical address attribute memory(PAAM) 130 generates a signal for controlling a cash memory mode of a fixed map.
マイクロプロセッサ１００と、キャッシュ１２０と、種々のメモリ及びデバイス（１４０ａ〜１４０ｎ）とを有するディジタル・システムにおいて、物理アドレス属性メモリ（ＰＡＡＭ）１３０によりマップ一定のキャッシュ・メモリ・モードを制御する信号を発生する。 - 特許庁 - After that, when reproduction start is indicated (S509 yes), the stored resource information is first copied to the file cache (S511), and then jump is performed to a reproduction interruption point and reproduction is re-started using the stored book mark object (S514).
そののち再生開始が指示されたら（Ｓ５０９イエス）、記憶されたリソース情報をファイルキャッシュにコピーしてから（Ｓ５１１）、記憶されたブックマークオブジェクトを用いて、再生中断個所にジャンプして再生再開する（Ｓ５１４）。 - 特許庁 - When M-line parameters continuous with M-line parameters which are read last time are present in a two-dimensional table stored in an outside memory 406, the content of a cache memory 404 is updated using the M-line parameters as new parameters.
外部メモリ４０６に格納された２次元テーブルに、前回読み出したＭ行のパラメータに連続するＭ行のパラメータが存在する場合は、このＭ行のパラメータを新たなパラメータとしてキャッシュメモリ４０４の内容を更新する。 - 特許庁 - When the spin wait request is received from the CPU 21, the cache memory 25 temporarily stops outputting an acknowledge response to a read request from the CPU until a predetermined condition (snoop write hit, interrupt request, or lapse of predetermined time) is satisfied.
また、キャッシュメモリ２５は、ＣＰＵ２１からスピン待ち要求を受けると、所定の条件（スヌープ・ライト・ヒット、割り込み要求、一定時間の経過）を満たすまでＣＰＵからのリード・リクエストに対するアクノリッジ応答の出力を一時停止する。 - 特許庁 - The data processing apparatus 1 includes: a plurality of computing units 11, 21, 31, and 41: the plurality of primary caches 12, 22, 32 and 42; a secondary cache 50; and a plurality of successively and continuously connected buffer caches 13, 23, 33, and 43.
本発明のデータ処理装置１は、複数の演算器１１、２１、３２、４１と、複数の１次キャッシュ１２、２２、３２、４２と、２次キャッシュ５０と、順次連続的に接続された複数のバッファキャッシュ１３、２３、３３、４３とを備えている。 - 特許庁 - When the ejection of an existing block is necessitated in the case of adding a new block to a cache memory 40, a block having the lowest access frequency out of data stored in a physical storage device having the lowest access frequency is selected as the block to be ejected.
新たなブロックをキャッシュメモリに追加する際に、既存のブロックを追い出す必要が生じた場合に、最もアクセス頻度の低い物理的な記憶デバイスに保存されるデータの中の、最もアクセス頻度の低いブロックを対象とする。 - 特許庁 - In the disk array device 21 in the secondary site 2, a reception means 2111 receives transferred packed data into a reception buffer 2113, and a copy means 2112 multiply copies the update data in packed data into a cache 212 in the order of packing.
セカンダリサイト２のディスクアレイ装置２１では、受信手段２１１１が転送されてきたパッキングデータを受信バッファ２１１３に受信し、コピー手段２１１２がパッキングデータ内の更新データをパッキング順に１多重でキャッシュ２１２にコピーする。 - 特許庁 - An access kind decision part 38 analyzes whether the writing access from the host is a sequential access or a random access, selects the data buffer structure of an optimal number of sections in accordance with the access kinds and executes cache operation.
アクセス種別判定部３８でホストからの書込アクセスがシーケンシャルアクセスかランダムアクセスかを解析し、バッファ構成制御部４０がアクセス種別に応じて最適な区画数のデータバッファ構成を選択してキャッシュ動作を実施する。 - 特許庁 - A communication processing system comprises transmission means for transmitting data which is subject to error correction processing in data block units after dividing the data into data symbols, and reception means for receiving the data symbols, holding them in cache memory and reconstructing the data.
通信処理システムは、データブロックを単位に誤り訂正処理されるデータをデータシンボルに分割して送信する送信手段と、データシンボルを受信してキャッシュメモリに保持しデータを再構成する受信手段とを備える。 - 特許庁 - Then, it transmits an ARP request from its own standby system NIF to the router to have a MAC address corresponding to the IP address held in the ARP cache of the router change from the MAC address of its own active system NIF to the MAC address of its own standby system NIF.
そして、自分の待機系NIFから、上記ルータにARPリクエストを送信し、上記ルータのARPキャッシュに保持されている上記IPアドレスに対応するMACアドレスを、自分の現用系NIFのMACアドレスから、自分の待機系NIFのMACアドレスに変更させる。 - 特許庁 - A control circuit 11 obtains large ring buffer 14-1 during sequential writing, and performs a retry to return an adjacent track according to the return sector area of the ring buffer 14-1 when a write error occurs in cache data of the ring buffer 14-1.
制御回路（１１）が、シーケンシャルライト時に、リングバッファ（１４−１）を大きく取得し、リングバッファ（１４−１）のキャッシュデータのライトエラー時に、リングバッファ（１４−１）の戻しセクタ領域のデータにより、隣接トラックまでさかのぼってリトライする。 - 特許庁 - In order to guarantee that the data in the cache memory are not old, a signal for showing whether data in a buffer are old or not is supplied periodically or aperiodically from a PCI host bridge to the PCI-PCI bridge.
キャッシュ・メモリ内のデータが古くないことを保証するために、バッファ内に含まれるデータが古いかどうかを示す信号が、周期的にまたは非周期的に、ＰＣＩホスト・ブリッジからＰＣＩ−ＰＣＩブリッジに供給される。 - 特許庁 - When receiving the automatic retrieval request from the automatic retrieval request generation part 120, the retrieval reception part 130 makes the retrieval instruction part 140 issue a retrieval execution instruction on the basis of the automatic retrieval request and stores a retrieval result in the cache memory 110.
自動検索要求生成部１２０から自動検索要求を受け付けたとき、検索指示部１４０に自動検索要求に基づく検索実行命令を発行させ、検索結果をキャッシュメモリ１１０に格納する。 - 特許庁 - The language input system uses dictionary data automatically sampled from contacts information respectively included in a personal contacts file 130 and an OAB file 131 as a cache of a GAL file 182 which is commonly used.
言語入力システムは、個人的なＣｏｎｔａｃｔｓファイル１３０及び共有して使用するＧＡＬファイル１８２のキャッシュであるＯＡＢファイル１３１の各々に含まれるコンタクト情報から自動的に抽出した辞書データを使用する。 - 特許庁 - To ensure real-time processing of a printer engine regardless of reduction of a hit rate in color space conversion processing in an image processing apparatus which outputs data on which color space conversion processing has been performed, to the printer engine using a cache mechanism.
キャッシュ機構を用いて色空間変換処理されたデータをプリンタエンジンに出力する画像処理装置において、色空間変換処理でのヒット率の低下に関わらす、プリンタエンジンのリアルタイム処理が確保できるようにする。 - 特許庁 - In the information processor including an external memory M3 such as DRAM, a second memory M2 smaller in power consumption in access than the external memory M3 is provided, and cache data of M3 and saving data are stored to M2.
ＤＲＡＭなどの外部メモリＭ３を含む情報処理装置において、外部メモリＭ３よりもアクセス時の消費電力が小さい第２メモリＭ２を設け、このＭ２に対して、Ｍ３のキャッシュデータの記憶と救済データの記憶を行う。 - 特許庁 - A cache program decision section 107 calculates the number of corresponding contents of programs, whose contents after a current time band or below are reproduced based on broadcast information and decides a program whose contents number is a maximum to be a cached program.
キャッシュプログラム決定部１０７は、放送情報より現時間帯以降のコンテンツを再生するプログラムについて、その対応コンテンツ数を計算し、対応コンテンツ数が最大のプログラムをキャッシュするプログラムとして決定する。 - 特許庁 - To provide a BIOS data storage device of a computer system which reduces the cost by storing BIOS data in a specific area of a static RAM used as a cache memory without using any expensive ROM and its driving method.
高価なＲＯＭを使用せず、キャッシュメモリに用いられる静的ＲＡＭの特定領域にＢＩＯＳデータを格納して原価を低減し得るコンピュータシステムのＢＩＯＳデータ格納装置及びその駆動方法を提供する。 - 特許庁 - The data transmitted to the remote storage volume 182 are written by an transaction, and when a network failure occurs, or when a transaction completion message is not received, the data are cached in the NVM cache 208.
リモートストレージボリューム１８２に送信されたデータはトランザクションによって書き込まれ、ネットワーク障害が発生している場合、またはトランザクション完了メッセージを受信しなかった場合は、データはＮＶＭキャッシュ２０８にキャッシュされる。 - 特許庁 - When the cache memory is abnormal, write access to each of the volumes 6A and 6B is processed in the preliminarily selected system between a write-through method shown in figure (b) and a non-redundant memory type write-after method as shown in figure (c).
キャッシュメモリに異常が生じた場合は、図１（ｂ）に示すライトスルー方式または図１（ｃ）に示す非冗長記憶型ライトアフター方式のうち、事前に選択されている方式で、各ボリューム６Ａ，６Ｂへのライトアクセスを処理する。 - 特許庁 - Fonts A and B cached in the cache memory 7 are grouped and managed by character kinds such as a basic Latin character group 8, an extended Latin character group 9, a Russian character group 10 and a symbolic arithmetic character group 11.
キャッシュメモリ７内にキャッシュしているフォントＡ，Ｂ内において、基本ラテン（Ｌａｔｉｎ）文字グループ８、拡張ラテン文字グループ９、ロシア文字グループ１０、記号算術文字クループ１１のように、文字の種類によってグループ分けして管理する。 - 特許庁 - An overload condition is detected if for example, due to reference skew, some objects are in high demand by all the clients and the cache servers that contain those hot objects become overloaded due to forwarded requests.
例えば、或るオブジェクトがリファレンス・スキューのためにすべてのクライアントによる高い要求状態にあるかどうか、及びホット・オブジェクトを含むキャッシュ・サーバが転送リクエストのためにオーバロードになったかどうかをオーバロード状態が決定する。 - 特許庁 - The server part of a host computer for control repeats the successive reading of the registered data of a refresh table, and inquires the state of a device in an address range indicated by each registered data to a programmable logical controller(PLC), and stores it in a cache memory.
制御用ホストコンピュータのサーバ部は、リフレッシュテーブルの登録データの順次読み出しを繰り返すと共に、各登録データが示すアドレス範囲のデバイスの状態をプログラマブル・ロジック・コントローラ（ＰＬＣ）に問い合わせ、キャッシュメモリに格納する。 - 特許庁 - Then the cache selection section 13 compares the first response time and second response time with each other, and stores information for retrieval from the internal memory section 11 or storage device 12, corresponding to the shorter response time is stored in a selection register section 14.
そして、キャッシュ選択部１３は、第１の応答時間と第２の応答時間とを比較し、速い応答時間となった内部メモリ部１１又は記憶装置１２を検索する情報を選択レジスタ部１４に記憶する。 - 特許庁 - When the data are received by a shift register 36, the received data are compared with patterns R: 32 to 32n as preset data patterns in a comparison part 34 and the data and a pattern number as a code to indicate the data pattern are transmitted to a buffer managing part 14 by a cache control part 30.
入力データを所定のデータパターンと比較し、入力データがデータパターンと一致した場合に、バッファメモリに該データパターンを示す符号を記録し、該符号に対応したデータを再生して出力するよう構成する。 - 特許庁 - This clock gate circuit 22 supplies the clock signal CLK to the tag RAM 22 only when a cache line where a word to be read out is stored is changed or when a processor 14 detects a branch instruction.
このクロックゲート回路２２により、読み出そうとするワードが格納されるべきキャッシュラインが移った場合、又は、プロセッサ１４において分岐命令が検出された場合にのみ、クロック信号ＣＬＫをタグＲＡＭ２２へ供給する。 - 特許庁 - Controllers are connected to microprocessors and data pipes, controll message transmission between the message network and each of the second directors, and further controll data between input in each of the second directors and the cache memory.
コントローラがマイクロプロセッサおよびデータ・パイプに結合され、メッセージ・ネットワークと第２ディレクタのかかる１つとの間のメッセージの転送を制御し、更に第２ディレクタのかかる１つの入力とキャッシュ・メモリとの間のデータを制御する。 - 特許庁 - To provide a directory-based coherency method, system and program for giving a requested cache line from a plurality of candidate memory sources in a multiprocessor system based on a sensed temperature value or power consumption value at each memory source.
要求されたキャッシュ・ラインを各メモリ・ソースにおいて感知された温度値または電力消費値に基づいて、マルチプロセッサ・システムの複数のメモリ・ソースから与えるディレクトリィ・ベースのコヒーレンシ方法、システム及びプログラムを提供する。 - 特許庁 - To solve the problem of a multiprocessor system that since a cache state information is registered in one snoop filter, dependence on the access frequency of a specific address area occurs, resulting in deterioration of performance address areas other than the specific address area.
マルチプロセッサシステムにおいて、キャッシュ状態情報が一つのスヌープフィルタに登録されるため、特定アドレス領域のアクセス頻度に依存して、前記特定アドレス領域以外の別アドレス領域における性能が低下してしまう。 - 特許庁 - A buffer management processing part caches data of the data operations upon performance of the data operations from the auxiliary storage device to a memory, and determines whether or not the data as the target of the data operations are present in the cache.
バッファ管理処理部は、前記データ操作を行った際に前記データ操作のデータを前記補助記憶装置から前記メモリ上にキャッシュし前記データ操作の対象となるデータがキャッシュ上に存在するかどうかを判別する。 - 特許庁 - To provide a disk array device that improves response performance while maintaining data consistency even when a write request is received from a host device by a controller that has no master authority, and to provide a disk array system and a cache control method.
マスター権限を有しないコントローラ側にホスト装置からのライト要求があった場合にも、データの一貫性を維持しつつ、応答性能の向上を図るディスクアレイ装置、ディスクアレイシステム、及びキャッシュ制御方法を提案する。 - 特許庁 - To efficiently change a cache area on a non-volatile memory while continuing real time recording of continuous content; and to prevent data inconsistency due to power failure or the like.
連続するコンテンツのリアルタイム記録を継続しつつ、不揮発性メモリ上に設けられたキャッシュの対象領域を変更するための処理を効率的に実施し、かつ電源断等によるデータの内容の不整合を回避可能にする。 - 特許庁 - Therefore, when the corresponding relationship between the other communication device being the object to communicate and the address on a network is changed, contents of the cache can be updated in timing suitable for performing communication while suppressing a load on the network.
したがって、通信対象となる他の通信装置とネットワーク上のアドレスの対応関係が変化した場合に、ネットワークの負荷を抑えつつ、通信を行うのに適したタイミングでキャッシュの内容を更新することができる。 - 特許庁 - The disk array device includes: a first disk; a second disk having a writing speed lower than that of the first disk; a control unit for controlling writing into each disk; and a cache memory for tentatively storing externally received data.
ディスクアレイ装置は、第１のディスクと、第１のディスクよりも書込み速度が低速な第２のディスクと、各ディスクの書き込みを制御する制御部と、外部から受信したデータが一時的に書き込まれるキャッシュメモリと、を備える構成である。 - 特許庁 - Each entry of the cache priority determination tables 106 and 126 comprises the name of a file, the latest update time and latest reference time of the file, and update/reference difference information showing the difference between update frequency and reference frequency of the file.
キャッシュ優先度判定テーブル１０６、１２６の各エントリは、ファイル名と、そのファイルの最新更新時刻と最新参照時刻と該ファイルの更新回数及び参照回数の差を示す更新・参照差情報とを備える。 - 特許庁 - To execute thumbnail display that appropriately shows edited contents even though edition recording is performed to rewrite representative picture data of a certain clip while using a cache memory to display thumbnail images in a list at a high speed.
サムネイル画像の一覧表示を、キャッシュメモリを用いて高速に行いつつ、編集記録が行われて或るクリップの代表画データが書き換えられても、適切に編集後の内容を示したサムネイル表示が実行されるようにする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
