「capacitance」を含む例文一覧(9962)

<前へ 1 2 .... 35 36 37 38 39 40 41 42 43 .... 199 200 次へ>
  • In designing the vibrator 10, an electrostatic coupling capacitance Cc between the drive electrode 22 and the monitor electrode 24 is set to be equal to or less than 1/30 of detection capacitance of the monitor electrode 24.
    振動子10を設計する際に、駆動電極22とモニター電極24の間の静電結合容量Ccをモニター電極24の検出容量の1/30以下となるようにする。 - 特許庁
  • An upper electrostatic capacitance sensor 33 and a lower electrostatic capacitance sensor 34 are installed vertically height-adjustably at a plurality of positions vertically spaced on the mounting rod 29.
    取付けロッド29の上下方向に離隔した複数位置に上部静電容量センサ33および下部静電容量センサ34が上下方向に高さ調整自在に取り付けられている。 - 特許庁
  • A first variable capacitance diode DV2 for frequency shift and a second variable capacitance diode DV3 for frequency shift are arranged in series in an anode for the diode DV1.
    前記可変容量ダイオードDV1のアノードに、第1の周波数シフト用可変容量ダイオードDV2、第2の周波数シフト用可変容量ダイオードDV3を直列的に配置した。 - 特許庁
  • To accomplish S/N ratio improvement, sensitivity enhancement, and miniaturization of a detection device by making the device include a CV conversion circuit for converting capacitance changes in an electrostatic capacitance type sensor unit into detection voltages.
    静電容量型のセンサ部の容量変化を検出電圧に変換するCV変換回路を備え、SN比の改善と感度の向上を図るとともに、小型化を図るようにすること。 - 特許庁
  • A charging/discharging circuit 12 charges a capacitance C1 when the output voltage is lower than the reference voltage, and discharge the capacitance C1 when the output voltage is higher than the reference voltage.
    充放電回路12は、出力電圧が参考電圧より低い場合に容量C1を充電し、出力電圧が参考電圧より高い場合に容量C1を放電する。 - 特許庁
  • To develop a further-low-capacitance photodiode element without impairing a response time of each photodiode element in order to reduce electronic noise, and to develop a further-low-capacitance photodiode array.
    電子雑音を低減するために、各々のフォトダイオード素子の応答時間を損なわずに、より低キャパシタンスのフォトダイオード素子及びより低キャパシタンスのフォトダイオード・アレイを開発する。 - 特許庁
  • In this period, a voltage determined based on a target luminance voltage corresponding to the luminance of an image and on a liquid crystal capacitance corresponding to the target luminance voltage is applied to the auxiliary capacitance 25.
    その際、補助容量25には、画像の輝度に対応する目標輝度電圧と該目標輝度電圧に対応する液晶容量値とに基づいて決定される電圧が印加される。 - 特許庁
  • An external input device for an electrostatic capacitance type touch panel comprises an input unit 10 and an electrode unit which is connected with the input unit 10 and is provided on the electrostatic capacitance type touch panel.
    静電容量式タッチパネル用の外部入力機器は入力部10と、前記入力部と連結され、静電容量式タッチパネル上に位置する電極部により構成される。 - 特許庁
  • To provide an antielectrostatic component which can have a relatively large capacitance value between internal electrodes, and can expand a product lineup of different capacitance values.
    本発明は、比較的大きな内部電極間容量を得ることができ、容量の異なる製品ラインナップを多くすることができる静電対策部品を提供することを目的としている。 - 特許庁
  • The control circuit 36 calculates a window width of the data DQ from the maximum value and the minimum value, and sets a capacitance value corresponding to a larger window width in the variable capacitance 35.
    制御回路36は、その最大値及び最小値に基づいてデータDQのウインドウ幅を算出し、より大きなウインドウ幅に対応する容量値を可変容量35に設定する。 - 特許庁
  • This delay circuit 10 is provided with an inductance/capacitance branch converting circuit 1 which is obtainted by converting the inductance component branch of the partial circuit of a conventional delay circuit into a capacitance component branch.
    遅延回路10は、従来の遅延回路の部分回路のインダクタンス成分枝をキャパシタンス成分枝に変換して得られるインダクタンス−キャパシタンス枝変換回路1を備えている。 - 特許庁
  • The matching capacitor, connected in parallel with the input port, has an equivalent capacitance combined of the inductance of one of the inductors and its own intrinsic capacitance.
    入力ポートに並列接続された整合用キャパシタが、π型回路の一方のインダクタのインダクタンスとこの整合用キャパシタの本来のキャパシタンスとを合成した等価キャパシタンスを有している。 - 特許庁
  • Smooth matching is performed on a signal path with the inductance component of the coil antenna 12 and a capacitance component based upon the distribution constant of stray capacitance Cf between the antenna and capacitive tube 14.
    コイルアンテナ12のインダクタンス成分とこれと容量管14の間の浮遊容量Cfの分布定数によるキャパシタンス成分とによって信号経路でなだらかに整合を図る。 - 特許庁
  • The gate driving circuit has a solely configured inductance element L1 for resonating with an input capacitance C2 in charging or discharging of the input capacitance C2 and delivering energy to a sync power supply E2.
    入力キャパシタンスC2の充電時および放電時に、当該入力キャパシタンスC2と共振し、且つシンク電源E2にエネルギーを受け渡すインダクタンス素子L1を単独で構成する。 - 特許庁
  • A resistance, self-inductance and self capacitance of the line are calculated and modeled as a lumped element circuit having a resistance and inductor that are connected in series and a capacitance connected in parallel.
    線路の抵抗、自己インダクタンスおよび自己キャパシタンスが、直列接続された抵抗およびインダクタと並列接続されたキャパシタンスを持つ集中素子回路として計算されモデル化される。 - 特許庁
  • Thus, the capacitance between the floating gate electrode 36 and the control gate electrode 60 is made larger than the capacitance between the floating gate electrode 36 and a semiconductor layer 33.
    これにより、フローティングゲート電極36とコントロールゲート電極60との間の容量を、フローティングゲート電極36と半導体層33との間の容量よりも大きくする。 - 特許庁
  • Preferably after a short exciting interval, resonance frequency, the impedance of the resonance constitution, the capacitance value of resonance capacitance, and leakage inductance are determined based on the current path.
    ここでは、好ましくは短時間の励磁インターバルの後に、共振周波数、共振構成のインピーダンス、共振キャパシタンスの容量値及び漏れインダクタンスが電流経路に基づいて決定される。 - 特許庁
  • To realize an electrostatic capacitance type acceleration sensor, an electrostatic capacitance type angular acceleration sensor and an electrostatic actuator which make electrodes highly resistant to possible damages, even if acceleration is applied excessively.
    過剰に加速度が印加されたときであっても電極が損傷しにくい構造の静電容量型加速度センサ、静電容量型角加速度センサおよび静電アクチュエータを実現する。 - 特許庁
  • In the digital/analog converter, a first capacitance control switch element is turned off when a first MOS transistor is turned on, and the first capacitance control switch element is turned on when the first MOS transistor is tuned off.
    デジタル/アナログ変換器において、第1の容量制御用スイッチ素子は、第1のMOSトランジスタがオンするときオフし、一方、前記第1のMOSトランジスタがオフするときオンする。 - 特許庁
  • By changing the capacitance of the variable capacitance element C1, a series of frequency bands covering resonance frequencies f_1 and f_2 can be adjusted at the same time.
    この可変容量素子C1の容量Cを変化させることにより、上記の共振周波数f_1 ,f_2 を包括する一連の周波数帯域を同時に調整することができる。 - 特許庁
  • A drain part 31e of a thin film transistor 31 is extended to a reflection display region and a capacitance line 35 is disposed opposite to an extended drain part 31f to form the storage capacitance 37.
    薄膜トランジスタ30のドレイン部を31e反射表示領域まで延設し、この延設されたドレイン部31fに容量線35を対向配置することで蓄積容量37を形成する。 - 特許庁
  • To provide a power supply device for an electric vehicle and a method for calculating a capacitor capacitance of the power supply device for the electric vehicle, capable of calculating the capacitor capacitance without adding articles newly.
    新たに用品を加えること無しにコンデンサ容量を算出することができる電気車用電源装置及び電気車用電源装置のコンデンサ容量算出方法を提供する。 - 特許庁
  • The variable capacitance circuit 30 is connected with the first node N1, and the capacitance of which is set to vary according to the operational state of either the receiving circuit 10 and/or the transmission circuit 20.
    可変容量回路30は、第1のノードN1に接続され、受信回路10及び送信回路20の少なくとも一方の動作状態に応じて容量値が可変に設定される。 - 特許庁
  • Subsequently, the capacitance insulating film 20 is crystallized with the heat treatment in the oxidation atmosphere, and thereafter an upper electrode 21 is formed on the crystallized capacitance insulating film 20.
    続いて、容量絶縁膜20に酸化性雰囲気の熱処理を行なってこれを結晶化し、続いて、結晶化された容量絶縁膜20の上に上部電極21を形成する。 - 特許庁
  • The liquid crystal display device is completed by a lower substrate, a gate line, a gate insulating film, an auxiliary capacitance capacitor, a protective film, a data line, an auxiliary capacitance contact hole, a pixel electrode, an upper substrate and a liquid crystal layer.
    液晶表示装置は、下部基板、ゲートライン、ゲート絶縁膜、補助容量キャパシター、保護膜、データライン、補助容量コンタクトホール、画素電極、上部基板及び液晶層で完成される。 - 特許庁
  • To provide a method always measuring and monitoring a ground resistance value without being affected by a ground capacitance of an electric path and a floating capacitance of wiring measured, and without requiring a power off.
    電路の対地静電容量や測定配線の浮遊容量の影響を受けず、且つ、停電を取ることなく常時接地抵抗値の測定・監視が可能な方法の提供。 - 特許庁
  • The resistance value between the wiring 13 for capacitance and the ground potential by changing the position of a contact 12, connecting the wiring 13 for capacitance and resistance wiring 11.
    容量用配線13と抵抗配線11を接続するコンタクト12の位置を変更することによって、容量用配線13とグランド電位との間の抵抗値を調整できる。 - 特許庁
  • When the transistor unit T2 having the high equivalent power capacitance Cg is operated electric charge that charges the equivalent power capacitance Cg is rapidly charged in the transistor unit T2.
    ここで、等価電力容量C_gの大きいトランジスタ部T2が動作するとき、そのトランジスタ部T2では、自己の等価電力容量C_g分の電荷が急速に充電される。 - 特許庁
  • To prevent adjacent capacitance from being electrically connected with each other and improve a manufacturing yield in a flat display device or a semiconductor device provided with a plurality of capacitance.
    複数の容量を備えた平面表示装置または半導体装置において、隣接する容量が電気的に接続してしまうことを防止し、製造歩留まりを向上させる。 - 特許庁
  • A capacitance type touch detection device is constituted of: this touch member 10; and a capacitance detection circuit 60 electrically connected to the detection electrode 2 via the lead-out wiring 3 to detect fluctuation of a capacitance by approach or contact of human being to a touch surface 4.
    このタッチ部材10と、引き出し配線3を介して検出電極2に電気的に接続され、タッチ面4への人体の接近又は接触による静電容量の変化を検出する静電容量検出回路60とで、静電容量式タッチ検出装置を構成する。 - 特許庁
  • A capacitance electrode base layer 18 is formed, and on the capacitance electrode base layer 18, a capacitance electrode layer 19 is formed which has a phase separating structure constituted of two different members and disposed, such that side surfaces of a plurality of columnar members constituting one member are enclosed by the other member.
    容量電極下地層18を形成し、容量電極下地層18上に、2つの異なる部材からなり、且つ、一方の複数の柱状部材の側面を他方の部材が取り囲むように配置された相分離構造を有する容量電極層19を形成する。 - 特許庁
  • In addition, when the surrounding members 22, 23 are constituted of a low- permittivity insulating member, a parasitic capacitance which is generated across the electrodes 411, 412 or across housings 21, 24 for the device 1 is supressed to be small, and the influence of the parasitic capacitance which is given to the capacitance of the capacitor 41A is reduced.
    かつ包囲部材22,23を低誘電性の絶縁部材で構成することにより、電極411,412と、装置のハウンジング21,24等間に発生する寄生容量を小さく抑え、キャパシタ41Aの静電容量に与える寄生容量の影響を低減する。 - 特許庁
  • In this case, the capacitance of the capacitor 17 has a value (C0-C1) obtained by subtracting conjunction capacitance C1 of the detection diode 11 from capacitance C0 for converting characteristic impedance of a signal line, which has been connected, along with the inductor 12, to the input terminal of the detection diode 11, to high impedance more than 50 Ω as normal.
    コンデンサ17の容量を、インダクタ12とともに検波ダイオード11の入力端子に接続された信号ラインの特性インピーダンスを通常の50Ωよりも高インピーダンスに変換するための容量C0から、検波ダイオード11の接合容量C1を差し引いた値(C0−C1)とする。 - 特許庁
  • A magnitude Cg of the G display part storage capacitance 17g is largest, and a magnitude Cr of the R display part storage capacitance 17r is next largest, and a magnitude Cb of the B display part storage capacitance 17b is smallest.
    各色電荷蓄積容量の大きさは、G表示部電荷蓄積容量17gの大きさCgが最も大きく、R表示部電荷蓄積容量17rの大きさCrが次に大きく、B表示部電荷蓄積容量17bの大きさCbが最も小さくなるような関係とする。 - 特許庁
  • Thus, parasitic capacitance of the bit line reduces, power consumption when reading is reduced, parasitic capacitance for charging/discharging in the case of data "1" and parasitic capacitance for charging/discharging in the case of data "0" are flattened, peak of the current is offset, and unevenness in peak current decreases.
    これにより、ビット線の寄生容量が減少し、読み出し時の消費電力の低減が図れると共に、データ「1」の場合に充放電する寄生容量と、データ「0」の場合に充放電する寄生容量が平坦化され、電流のピークが相殺され、ピーク電流のばらつきが少なくなる。 - 特許庁
  • The capacitance element C_1 has a polycide lower electrode layer 24a on a doped polysilicon lower electrode layer 16a through a silicon oxide dielectric layer 18a, and the other capacitance elements C_2-C_4 have the same constitutions as that of the capacitance element C_1.
    容量素子C_1は、ドープトポリシリコンからなる下部電極層16aの上に酸化シリコンからなる誘電体膜18aを介してポリサイドからなる上部電極層24aを形成したもので、他の容量素子C_2〜C_4も容量素子C_1と同様の構成を有する。 - 特許庁
  • The active matrix substrate further has an auxiliary capacitance common wiring connected to the auxiliary capacitance common electrodes, an upper conductive layer electrically connected to the auxiliary capacitance common wiring and an interlayer insulating layer provided between the pixel electrodes and the auxiliary capacitances and between the upper conductive layer and the auxiliary capacitances.
    アクティブマトリクス基板は、さらに、補助容量共通電極に接続された補助容量共通配線と、補助容量共通配線に電気的に接続された上層導電層と、画素電極および上層導電層と補助容量との間に設けられた層間絶縁層とを有する。 - 特許庁
  • To reduce effect of parasitic capacitance on each circuit which becomes impossible to be neglected when a capacitance value of a negative feedback circuit is reduced in order to increase the speed of a conventional amplifier circuit having feedback circuit comprised of a parallel connection circuit of resistance and capacitance.
    抵抗と容量の並列接続回路から成る負帰還回路を有する従来のアンプ回路において、回路の高速化を実現するために前記負帰還回路の容量値を低減していくと、回路各部に付随する寄生容量の影響が無視できなくなる。 - 特許庁
  • Then, output voltages of amplifiers 27, 18 are fluctuated by that effect, but, fluctuations of the output voltages are cancelled by impressing a capacitance driving signal whose phase is opposite to that of the auxiliary capacitance driving signal on the capacitance 31 connected to the signal output terminal 33 of the driver.
    その影響によりアンプ27,28の出力電圧が変動するが、同時に、信号出力端子33に接続された容量31に補助容量駆動信号と逆位相の容量駆動信号Vclを印加することにより前記出力電圧の変動を相殺する。 - 特許庁
  • The capacitance elements 60 and 61 have capacitance reducing the parasitic capacitance between the input terminal and the output terminal of each of the semiconductor switch elements 20b and 20d at a frequency being N times of the clock frequency of the pulsed signal supplied to the semiconductor switch elements 20b and 20d.
    キャパシタンス素子60,61は、半導体スイッチ素子20b、20dの各々の入力端子と出力端子間の寄生容量を、半導体スイッチ素子20b、20dに供給されるパルス状信号のクロック周波数のN倍の周波数において低減する容量を有する。 - 特許庁
  • This apparatus comprises a capacitance detector 2 for detecting a capacitance of bottle by bringing an electrode into contact with a surface thereof, and an apparatus body having a computing controlling device for performing computation of converting a detected output of the capacitance detector 2 into a thickness of the bottle.
    瓶の表面に電極部を当接させて瓶の静電容量を検出する静電容量検出器2と、この静電容量検出器2の検出出力を瓶の肉厚に換算する演算を実行する演算制御装置を有する装置本体とから成る。 - 特許庁
  • To provide an electrostatic capacitance input device, a display apparatus with an input function, and an electronic apparatus that can achieve improved detection sensitivity by compressing line-to-line variations in capacitance parasitic on lines in detecting an indicated position from a change in electrostatic capacitance.
    静電容量の変化によって指示位置を検出するにあたって、配線に寄生する容量の配線毎のばらつきを圧縮することにより、検出感度の向上を図ることのできる静電容量型入力装置、入力機能付き表示装置および電子機器を提供すること。 - 特許庁
  • A hand waving action detecting apparatus 10 is equipped with capacitance sensor units 1 through 4 arranged in different positions outside a prescribed area D of electric equipment and with a circuit unit 20 that determines at least a direction of a hand waving action on the basis of capacitance sent from the capacitance sensor units 1 through 4.
    手振り動作検知装置10は、電気機器の所定領域Dの外側における異なる位置に配置された静電容量センサ部1〜4と、これら静電容量センサ部1〜4からの静電容量に基づき、手振り動作の少なくとも動作の向きを判定する回路部20とを備える。 - 特許庁
  • To provide a temperature compensation piezoelectric oscillator for performing temperature compensation by utilizing the nonlinear part of the capacitance characteristics of a variable capacitance element and reducing phase noise degradation due to noise by turning the noise level and phase of a control voltage to be applied to the variable capacitance element to be common-mode.
    可変容量素子の容量特性の非線形部分を利用して温度補償を行うと共に、前記可変容量素子に印加する制御電圧のノイズレベルと位相を同相にすることにより、ノイズによる位相雑音劣化を減少する温度補償型圧電発振器を提供する。 - 特許庁
  • An electronic control unit 11 acquires information of a charging capacitance in the low-voltage power source 13, and when the acquired charging capacitance in the low-voltage power source 13 is a capacitance required to be charged, forbids the system main relay 14 to break the output from the high-voltage power source 12.
    電子制御ユニット11は、低圧電源13における充電容量の情報を取得し、低圧電源13における充電容量が充電を要する容量である場合に、システムメインリレー14が高圧電源12からの出力を遮断することを禁止する。 - 特許庁
  • To provide a capacitance detecting circuit and a method, and a finger print sensor, which improve S/N ratios by reducing the effects of disturbance noise, and detect a very small capacitance value Cs and a capacitance change value ΔCs of a sensor element constituted of row wires and column wires with sufficient sensitivity.
    外乱ノイズの影響を低下させることで、S/N比を向上させ、列配線と行配線とで構成されるセンサ素子の微少な容量値Cs及び容量変化値ΔCsを十分な感度で検出する容量検出回路および検出方法並びに指紋センサを提供する。 - 特許庁
  • When charging capacitors with large capacitance 211 and 212 being first and second capacitors with large capacitance, both capacitors with large capacitance are charged in parallel from a power supply 201 for output of a voltage lower than a voltage necessary for driving a flash LED by a first switching state of switching parts 203 and 204.
    第1および第2の大容量コンデンサである大容量コンデンサ211,212の充電時、切替部203,204の第1の切替状態により、フラッシュLEDの駆動に必要な電圧より低い電圧を出力する電源201から両大容量コンデンサを並列に充電する。 - 特許庁
  • To provide a semiconductor device and its manufacturing method including a capacitance element (for instance, a MIM capacitance element) having a large margin for a leak current, and capable of easily leveling an interlayer insulating film by decreasing a step of the interlayer insulating film when forming the capacitance element.
    リーク電流に対するマージンが大きい静電容量素子(例えばMIM静電容量素子)を備え、静電容量素子を形成するときの層間絶縁膜の段差を低減して層間絶縁膜の平坦化を容易にできる半導体装置及び半導体装置の製造方法を提供する。 - 特許庁
  • Then the antenna main body 1 is mounted on the board X and the electrodes 51, 52 form a frequency adjustment capacitance section 5 that adjusts the entire resonance frequency of the antenna A1 and the antenna A1 is configured such that the capacitance of the frequency adjustment capacitance section 5 is adjustable.
    そして、アンテナ本体1を基板X上に実装して電極51と電極52とによりアンテナA1全体の共振周波数を調整する周波数調整キャパシタンス部5を形成し、周波数調整キャパシタンス部5の容量値が調整可能となるように構成した。 - 特許庁
  • The notched parts 10 are formed so as to completely traverse a storage capacitance bus line 3 in the plan view and connection parts 11 to be parts positioned in tip parts of the notched parts 10 of the storage capacitance electrode 6 are superposed on neither the storage capacitance bus line 3 nor the pixel electrode 5.
    切欠部10は、平面視で蓄積容量バスライン3を完全に横切るようにして形成されており、蓄積容量電極6の切欠部10の先端に位置する部分である連結部11は、蓄積容量バスライン3及び画素電極5のいずれとも重なり合っていない。 - 特許庁
<前へ 1 2 .... 35 36 37 38 39 40 41 42 43 .... 199 200 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.