「connected node」を含む例文一覧(1658)

<前へ 1 2 .... 16 17 18 19 20 21 22 23 24 .... 33 34 次へ>
  • When detecting the node information, the traveling body autonomously travels while comparing the environmental magnetic data corresponding to the sub-routes connected to the nodes with the actual magnetism.
    移動体は、ノード情報を検知すると、当該ノードに連なる区間経路に対応する環境磁気データと実測磁気とを比較しながら自律移動する。 - 特許庁
  • The layered heat-storage tank is designed on the basis of multi-node model concept, and includes at least two pressure-bearing containers connected through a communication pipe, and having outer surfaces covered with heat insulating layers.
    分層蓄熱タンクは、多ノードモデル概念により設計され、連通管により接続されて外表面を保温層が包む2つの受圧容器を含む。 - 特許庁
  • A memory cell has a pair of cell transistors connected between a first voltage line and a second voltage line in series through a connection node to store a complementary logic.
    メモリセルは、第1電圧線と第2電圧線の間に接続ノードを介して直列に接続され、相補の論理を記憶する一対のセルトランジスタを有する。 - 特許庁
  • To provide an access point node apparatus and a terminal position information registration method for easily registering terminal position information when a new user terminal is connected.
    新たなユーザ端末が接続された時、端末位置情報登録を容易にしたアクセスポイントノード装置および端末位置情報登録を提供する。 - 特許庁
  • To enable a transmitting node to efficiently transmit data to many specified receiving nodes out of plural receiving nodes, connected via a communication network.
    送信ノードが通信ネットワークを介して結ばれた複数の受信ノードのうち特定多数の受信ノードに対し効率的にデータ送信できるようにする。 - 特許庁
  • Then an SP extraction means 122 receives a Self-ID packet of other node connected to a bus 200 via a physical layer 110 and a LINK layer 121.
    続いて、バス200に接続する他のノードのSelf_IDパケットが物理層110、LINK層121経由でSP抽出手段122に入力する。 - 特許庁
  • Moreover, a storage node 19a is formed along the internal wall surfaces of the holes 3a, 4a, and 5a and is also electrically connected to the first contact 13.
    さらに、ストレージノード19aは、孔3a、4a、5aの内壁面に沿って形成され、かつ第1コンタクト13に電気的に接続されている。 - 特許庁
  • A selection transistor and a resistance variable element of a real memory cell are connected in series between a first voltage line and a second voltage line through a connection node.
    リアルメモリセルの選択トランジスタおよび抵抗変化素子は、第1電圧線と第2電圧線との間に接続ノードを介して直列に接続されている。 - 特許庁
  • A push pull type output stage 40 consists of output transistors 41 and 42 which are connected in series between voltage sources via an output node No.
    プッシュプル型の出力段40は、出力ノードNoを介して電圧源間に直列接続された出力トランジスタ41および42で構成される。 - 特許庁
  • On a selected decoding path, series-connected decoding transistors are all turned on to transmit a corresponding gradation voltage to an output node of the decoder circuit.
    選択されたデコード経路では、直列接続されたデコードトランジスタが全てオンされて、対応の階調電圧がデコーダ回路の出力ノードへ伝達される。 - 特許庁
  • The output node NO is also connected to an input end of an inverter 11 for driving through a capacitor C1 for stepping upor stepping down the potential.
    出力ノードNOはまた、その電位をステップアップ又はステップダウンするためのキャパシタC1を介して駆動用インバータ11の入力端に接続されている。 - 特許庁
  • The source terminal S of the n-channel MOS transistor NT1 is connected to a node ND1, and the drain terminal D is made the output terminal of a negative voltage VBB.
    nチャネルMOSトランジスタNT1のソース端子SがノードND1に接続され、そのドレイン端子Dが負電圧VBBの出力端子とされる。 - 特許庁
  • Each phase of a permanent magnet alternator 100 is connected to a drain node 112 of a shunt FET 110 and to a DC rectifier 120.
    永久磁石交流発電機100の各位相は、シャントFET110のドレインノード112と、直流整流器120と、に接続されている。 - 特許庁
  • To provide an optical communication network system in which different communication node devices can be connected by two or more optical signals and whose cost is reduced.
    異なる通信ノード装置の間を2つ以上の光信号で結ぶことができ、かつコストの低減を図った光通信ネットワークシステムを提供する。 - 特許庁
  • The source terminal of the NMOS transistor Q3 is connected to the output node OUT and the negative voltage ϕL outputted from a negative voltage generating circuit is applied to the drain of the transistor.
    PMOSトランジスタQ3のソース端子は出力ノードOUTに接続され、ドレイン端子には負電圧発生回路から出力された負電圧φLが印加される。 - 特許庁
  • The output buffer circuit 110 is provided with a plurality of N-channel MOS TRs, connected in series between the output node 'no' and a ground wire 90.
    出力バッファ回路110は、出力ノードnoと接地配線90との間に直列に接続される複数個のN型MOSトランジスタを備える。 - 特許庁
  • A switch MO is connected between the output node Nout and a power supply GND, and is turned on and off in response to control signals Sc1, Sc2.
    スイッチMOは、出力用ノードNoutと電源GNDとの間に接続され、制御信号Sc1、Sc2に応じてそれぞれオン、オフする。 - 特許庁
  • An n type transistor 11a for determining a VM voltage level is connected to the VH power source and the output node, and signal voltage is applied to the gate H.
    VM電圧レベルを決定するn型トランジスタ11aはVH電源と出力ノードとに接続されており、ゲートHに信号電圧が印加される。 - 特許庁
  • A hub control indication monitor 28 forces one connection port of a node or device connected to the faulty loop to bypass the hub by using a hub management AP 29.
    ハブ制御指示モニター28は、ハブ管理AP29を使用して、障害ループに接続されているノードまたは装置のうちの一つの接続ポートをハブから強制バイパスする。 - 特許庁
  • A pixel 10 has N type TFT elements 16, 18, and 19 which are connected in series between a data line DL and a pixel electrode node Np.
    画素10は、データ線DLと画素電極ノードNpの間に直列に接続されたN型TFT素子16、18および19を有する。 - 特許庁
  • The second semiconductor chip is disposed while a plurality of groups of bonding pad arrays connected to the same internal node in common are dispersedly provided at four sides.
    上記第2半導体チップは、同じ内部ノードに共通に接続された複数組のボンディングパッド列の各組を4つの辺に分散して設けて置く。 - 特許庁
  • In a bit line reference potential (VBL) generating circuit 801, a pad 401 is connected to a reference node A2 in a reference stage 500 through a transfer gate 213.
    ビット線参照電位(VBL)発生回路801において、リファレンス段500内の基準ノードA2にトランスファゲート213を介してパッド401を接続する。 - 特許庁
  • The NMOS pass transistors are connected between a memory node (230) and a bit line (200) and subjected to gate control by a word line (190).
    NMOSトランジスタは記憶ノード(230)とビットライン(200)との間に接続されており、このNMOSトランジスタはワードライン(190)によってゲート制御される。 - 特許庁
  • The upper layer (204) includes a plurality of loosely connected nodes (208) and a lower layer (206) has a plurality of resilient elements that separately support each node.
    上段層(204)はルーズに接続されたノード(208)を含んでいて、下段層(206)は各ノードを独立にサポートする弾性エレメントを含んでいる。 - 特許庁
  • A sequential A/D converter includes a capacity array (6) whose one terminal is connected to a common connecting node (10) and a capacity array (7) for correction.
    共通接続ノード(10)に一端が接続される容量アレイ(6)と、補正用容量アレイ(7)とを具備する逐次型AD変換器を構成する。 - 特許庁
  • The first MOSFET and the second MOSFET are provided so as to be electrically connected through the first node in series at ON state.
    前記第1MOSFETと前記第2MOSFETとは、オン時に前記第1ノードを介して電気的に直列に接続されるように設けられる。 - 特許庁
  • In a grid computer system in which a plurality of nodes each equipped with a processor are connected in a grid shape, a master node in the system is equipped with a superscheduler.
    それぞれがプロセッサを備える複数のノードを格子状に接続させた格子型コンピュータシステムにおいて、システム内の親ノードはスーパースケジューラを備える。 - 特許庁
  • To perform reconnection appropriately before starting operation by instantly recognizing that a node device has been connected improperly in an ATM communication system.
    ATM通信システムにおいて、ノード装置が誤接続されたことを即座に認識して運用開始前に正しく接続し直すことができるようにする。 - 特許庁
  • To surely specify the node wherein an abnormality occurs, when it occurs in a reproduction and relay function of any one of a plurality of nodes connected to a network.
    ネットワークに接続された複数のノードのいずれかで再生中継機能に異常が生じたとき、異常が生じたノードを確実に特定する。 - 特許庁
  • The present invention relates to a network system wherein a plurality of nodes are provided and lower-order nodes are connected while being branched into a plurality of stages under control of a highest-order node.
    本発明は、複数のノードを備え、最上位のノードの配下に下位のノードが複数段分岐して接続されているネットワークシステムに関する。 - 特許庁
  • Each node can recognize even statuses of newly connected unassumed nodes to the system, and the sleep/wake-up of all the nodes is managed.
    各ノードは、システムに新たに接続された未想定ノードのステータスも認識することができるようになり、全てのノードのスリープ/ウェイクアップが管理できる。 - 特許庁
  • The apparatus for generating the word line voltage is provided with a first current source, an adjustable current source and a voltage converter, and they are connected with a current addition node.
    ワード線電圧発生器は、第1電流源と調整可能電流源と電圧変換器とを備え、これらは電流加算ノードに接続される。 - 特許庁
  • An internal power source for the amplifier is formed at a node that is positioned between two current sources and two Zener diodes connected between the DC bus conductors.
    増幅器のための内部電源は、2つの電流源と、直流バス導体の間に接続された2つのツェナーダイオードとの間のノードに形成される。 - 特許庁
  • An optical packet communication node 102, having particular address information, is connected to an array waveguide diffraction grating 101 with wavelength periodicity.
    波長周回性を有するアレイ導波路回折格子101に、それぞれ固有のアドレス情報を有する光パケット通信ノード102を接続している。 - 特許庁
  • From the node N1 on the 1st current path to the N2, a saddle type perpendicular deflecting coil portion is connected in series in order of 2a, 3a, 2a and 3b.
    第1の電流経路上のノードN1からN2にかけて、サドル型垂直偏向コイル部分が2a,3a,2a及び3bの順で直列に接続される。 - 特許庁
  • To prevent signal noise (hazard) of an output node which occurs when switching an input circuit to be used between a plurality of input circuits connected in parallel.
    並列接続された複数の入力回路のうち使用する入力回路を切り替える際に生じる出力ノードの信号ノイズ(ハザード)を防止する。 - 特許庁
  • The transistor M21 for changeover controlled by switching signals CNT is connected between the gate electrode of the transistor M05 for holding data and an internal node NA.
    切替信号CNTにより制御される切替用トランジスタM21は、データ保持用トランジスタM05のゲート電極と内部ノードNAとの間に接続される。 - 特許庁
  • A serial capacitance component C1e, a short-circuit line resonator TL1e and a serial capacitance component C4e are sequentially connected from a terminal ANT toward a node 3.
    端子ANTから節点3に向かって、直列キャパシタンス成分C1e、短絡線路共振器TL1e、直列キャパシタンス成分C4eを順に接続する。 - 特許庁
  • In the connection table, connection numbers are associated with identification numbers (link or node IDs) of respective roads connected to roads in adjacent areas.
    接続用テーブルは、隣接地域の道路と接続されている各道路の識別番号(リンク又はノードID)に対し、接続番号を対応付けたものである。 - 特許庁
  • The transistor M22 for changeover controlled by the switching signals CNT is connected between the gate electrode of the transistor M06 for holding the data and an internal node NB.
    切替信号CNTにより制御される切替用トランジスタM22は、データ保持用トランジスタM06のゲート電極と内部ノードNBとの間に接続される。 - 特許庁
  • The wiring for a first power source is formed on only the first signal wiring face, and mutually connected to electrically constitute a single node.
    そして前記第1電源のための配線は第1信号配線面にのみ形成され、互いに結合されて電気的に単一ノードを構成する。 - 特許庁
  • To enable stabilization of traffic in a network and effective use of a band in a network system having a plurality of cache servers connected through a node.
    複数のキャッシュサーバがノードにより接続されているネットワークシステムにおいて、ネットワーク内のトラフィックの安定化、帯域の有効活用を可能とする。 - 特許庁
  • An access transistor 52A (52B) has first and second gate electrodes 521A (521B) connected to a word line 64 (66) and a node 62 (60).
    アクセストランジスタ52A(52B)は、それぞれワード線64(66)およびノード62(60)に接続される第1および第2のゲート電極521A(521B)を有する。 - 特許庁
  • The protective element 3 has two diodes D1 and D2 having anodes connected in common to form a floating node, and those are formed into a well-in-well structure.
    保護素子3は、アノード同士が共通接続されて浮遊ノードを形成した2つのダイオードD1,D2を有し、これがウェル・イン・ウェル構造に形成されている。 - 特許庁
  • A variable impedance circuit 30 is connected between a base of a bipolar transistor 104 and a ground node and includes a capacitor 111 and an MOSFET 112.
    可変インピーダンス回路30は、バイポーラトランジスタ104のベースと接地ノードとの間に接続されており、キャパシタ111と、MOSFET112とを含む。 - 特許庁
  • A pull-down replica buffer is connected between ground wiring and a connection node A, and its impedance is controlled by a DRZQN signal supplied from the counter.
    プルダウンレプリカバッファは、接地配線と接続ノードAの間に接続され、カウンタから供給されるDRZQN信号によりインピーダンスを制御される。 - 特許庁
  • A voltage level determination part is connected to a node between the high-voltage input part and the high-voltage current source, and provides the electric signal proportional to the electrostatic potential.
    電圧レベル決定部は、前記高電圧入力部と高電圧電流源の間のノードに接続し、静電位に比例した電気信号を提供する。 - 特許庁
  • Moreover, the auxiliary circuit H2 includes a reactor L3 and a diode D10 connected in series between a node N4 and a negative bus LN3.
    また、補助回路H2は、ノードN4と負母線LN3との間に直列に接続された共振用リアクトルL3およびダイオードD10を含む。 - 特許庁
  • To provide an improved method by which user selection is permitted even when a wireless local area network is directly connected to a home public land mobile network (HPLMN) of a mobile node.
    無線ローカルエリアネットワークが移動ノードのHPLMNに直接接続しているときでさえユーザ選択を許可する改善された方法を提供すること。 - 特許庁
  • Since the extended interfaces of the node computers 10 and 20 can be mutually connected in this arrangement, very high-speed bidirectional communication can be obtained.
    このような構成によれば、ノードコンピュータ10及び20の拡張インターフェース同士を接続できるので、双方向の非常に高速な通信を実現できる。 - 特許庁
<前へ 1 2 .... 16 17 18 19 20 21 22 23 24 .... 33 34 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.