「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 43 44 45 46 47 48 49 50 51 .... 274 275 次へ＞- To provide a data access control system for realizing an improved control configuration to the access to a memory in a device.
デバイス内のメモリに対するアクセスに対する改善された制御構成を実現するデータアクセス制御システムを提供する。 - 特許庁 - After the end of the write, the dump status control part 15 initializes the slave memory 3 by the write control part 11.
書込みが終了したら、ダンプステータス制御部１５は、書込み制御部１１によりスレーブメモリ３の初期化を行う。 - 特許庁 - The write control part 201 and the read control part 202 respectively accept write and read access from a function module to the memory module.
ライト制御部およびリード制御部は、それぞれ機能モジュールからメモリモジュールへのライトおよびリードアクセスを受け付ける。 - 特許庁 - MEMORY CONTROL APPARATUS FOR CONTROLLING DATA WRITING INTO STORAGE, CONTROL METHOD THEREFOR, STORAGE MEDIUM, AND IMAGE FORMING APPARATUS
ストレージへのデータ書き込みを制御するメモリ制御装置、その制御方法および記憶媒体並びに画像形成装置 - 特許庁 - INFORMATION PROCESSOR, INFORMATION CONTROL METHOD, GAME SYSTEM, GAME CONTROL METHOD, FALSIFICATION DISCRIMINATING DEVICE FOR SAVE DATA AND MEMORY UNIT
情報処理装置、情報制御方法、ゲーム装置、ゲーム制御方法及びセーブデータ改竄判定装置並びにメモリユニット - 特許庁 - A transmission apparatus includes a phase difference detection part, a memory part, a writing control part and a reading control part.
本発明の伝送装置は位相差検出部とメモリ部と書き込み制御部と読み出し制御部とを有している。 - 特許庁 - The log data are read out from the log memory 15 by a read-out request of an external control apparatus, and transferred to the control apparatus.
外部の制御装置の読出し要求によりログメモリ１５からログデータが読出され、制御装置に転送される。 - 特許庁 - The control circuit performs operation control corresponding to the command by executing a program stored in a program memory.
制御回路は、プログラムメモリに格納されたプログラムを実行することにより前記コマンドに対応した動作制御を行う。 - 特許庁 - The image control part 12 writes the mask data from the main control part 10 in the image memory 14, rewriting the image data into the mask data.
画像制御部12では、主制御部10からのマスクデータを画像メモリ14に書き込んで画像データをマスクデータに書き換える。 - 特許庁 - The selector 204 selects whether the storage of data in the memory module should be operated from the write control part 201 or the trace control part 203.
セレクタは、メモリモジュールヘのデータの記憶をライト制御部から行うかトレース制御部から行うかを選択する。 - 特許庁 - This memory device includes a synchronization circuit having a control output part connected to a control input part 92 of the multiplexer 9.
メモリ装置は、マルチプレクサ９の制御入力部９２に接続された制御出力部を有する同期回路を含む。 - 特許庁 - Control circuits 8 and 9 control electronic potentials of the word line and the bit line in response to input data to write data to the memory cells.
制御回路８，９は、入力データに応じてワード線、ビット線の電位を制御し、メモリセルにデータを書き込む。 - 特許庁 - Furthermore, the control circuit 9 (Figure 1) activates a read control signal to allow the memory 12 (Figure 1) to start read operations.
制御回路９(図１)はさらに、読み出し制御信号をアクティブにしてメモリ１２(図１)に読み出し動作を開始させる。 - 特許庁 - To provide an electronic control device which can rewrite data of a non-volatile memory even during the control operation.
制御動作時にも不揮発性メモリのデータの書換処理を行なうことができる電子制御装置を提供する。 - 特許庁 - SERVICE PROVIDING SYSTEM, SERVICE PROVIDING METHOD, SERVICE PROVIDING DEVICE, ITS CONTROL METHOD, ITS CONTROL PROGRAM AND COMPUTER-READABLE MEMORY
サービス提供システム、サービス提供方法、サービス提供装置、その制御方法、制御プログラム、及び、コンピュータ可読メモリ - 特許庁 - The timing control part need not generate an address for the memory and the constitution of the timing control part is simplified.
従って、タイミング制御部がメモリのためのアドレスを発生する必要がなく、タイミング制御部の構成が簡単となる。 - 特許庁 - Following successful user authentication using the fingerprint sensor, the memory key may be used to control door locks and other equipment of wireless control.
指紋センサを用いたユーザ認証が成功すると、メモリキーはワイヤレス制御のドアロックや他の機器の制御を行う。 - 特許庁 - When changing the position control to the torque control, a computer 53 stores the position data at that time into a position memory section 63.
コンピュータ５３は、位置制御からトルク制御に切り換えるとき、位置記憶部６３にそのときの位置データを記憶する。 - 特許庁 - SEMICONDUCTOR INTEGRATED CIRCUIT DESIGN DEVICE, ITS WIRING CONTROL METHOD AND MEMORY MEDIUM WHEREIN WIRING CONTROL PROGRAM IS STORED
半導体集積回路設計装置及びその配線制御方法並びに配線制御プログラムを格納した記憶媒体 - 特許庁 - To enable a dispatcher of firmware to mutually correlate and perform task control and flash memory control.
ファームウェアのディスパッチャにおいて、タスク制御とフラッシュメモリ制御とを相互に関連させて動作させることを可能にする。 - 特許庁 - SEMICONDUCTOR MEMORY, CONTROL METHOD FOR OUTPUT SIGNAL IN SEMICONDUCTOR DEVICE, AND OUTPUT SIGNAL CONTROL CIRCUIT
半導体記憶装置及び半導体記憶装置における出力信号の制御方法並びに出力信号制御回路 - 特許庁 - The nonvolatile semiconductor memory unit comprises a cell array and control block including many voltage control circuits.
本発明の不揮発性半導体メモリ装置は、セルアレイ、および多数の電圧制御回路を含む電圧制御ブロックを備える。 - 特許庁 - BROADCAST RECEIVING DEVICE, BROADCAST RECEIVING METHOD, CONTROL PROGRAM, AND COMPUTER-READABLE MEMORY MEDIUM WITH CONTROL PROGRAM RECORDED THEREIN
放送受信装置、放送受信方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁 - PRINT SYSTEM, CONTROL METHOD THEREFOR, AND COMPUTER READABLE MEMORY MEDIUM STORING CONTROL PROGRAM FOR PRINT SYSTEM
印刷システム、印刷システムの制御方法、および印刷システムの制御プログラムを格納したコンピュ—タ読取可能な記憶媒体 - 特許庁 - Information on the read manuscript and the identification symbol 000001 are sent to the control part 4 and stored temporarily in a memory part of the control part 4.
読み出された原稿の情報と、識別記号000001は、制御部4に送られ、そこの記憶部に一時記憶される。 - 特許庁 - PRINTER, CONTROL THEREOF AND COMPUTER READABLE MEMORY MEDIUM STORING CONTROL PROGRAM OF PRINTER
印刷装置、印刷装置の制御方法、および印刷装置の制御プログラムを格納したコンピュータ読取可能な記憶媒体 - 特許庁 - PRINTING SYSTEM, CONTROL METHOD THEREFOR, COMPUTER- READABLE MEMORY MEDIUM CONTAINING CONTROL PROGRAM FOR PRINTING SYSTEM
印刷システム、印刷システムの制御方法、および印刷システムの制御プログラムを格納したコンピュータ読取可能な記憶媒体 - 特許庁 - When the comparator 121 detects the overflow of the memory capacity during the period of memory clear, a gate circuit 131 informs a diagnosis control part of the end of memory clear by an output from a register 106 which indicates the execution of memory clear.
メモリクリア中に、比較回路１２１がメモリ容量越えを検出したとき、メモリクリア中であることを示すレジスタ１０６の出力により、ゲート回路１３１はメモリクリアの終了を診断制御部に報告する。 - 特許庁 - The semiconductor memory device comprises a memory cell array on which a memory cell MC is disposed and a control circuit 104 for applying a voltage to a bit line 4 and a word line 3 so that a predetermined potential difference is given to the selection memory cell MC.
半導体記憶装置は、メモリセルＭＣが配置されたメモリセルアレイと、選択メモリセルＭＣに所定の電位差がかかるよう、ビット線４及びワード線３に電圧を印加する制御回路１０４とを備える。 - 特許庁 - Thereafter, the control unit 11 detects the memory card allowing the data transfer through a communication interface, and assesses whether or not the memory ID of the detected memory card and the memory ID stored in the storage means match.
その後、制御部１１は、通信インタフェースを介してデータ転送が可能なメモリカードを検出し、このように検出したメモリカードのメモリＩＤと記憶手段に記憶したメモリＩＤとが一致するか否かを判定する。 - 特許庁 - Memory control logic is provided so as to cope with a structure having less random access memory (RAM) relatively compared with reprogrammable nonvolatile memory and improve access to the reprogrammable nonvolatile memory.
再プログラム可能不揮発性メモリに比較して相対的に少ないランダムアクセスメモリ（ＲＡＭ）を有する構成に対処するため、及び該再プログラム可能不揮発性メモリへのアクセスを改善するためにメモリ制御論理が提供される。 - 特許庁 - The first apparatus (the slave unit 22) includes a first memory 6 and a means (a memory control unit) for storing the software read out from the second memory 10 in the first memory 6 according to the connection of the first apparatus and the second apparatus.
第一の装置（子機２２）は、第一のメモリ６と、第一の装置と第二の装置との接続に応じて、第二のメモリ１０から読みだされたソフトウェアを第一のメモリ６に格納する手段（記憶制御部）とを備える。 - 特許庁 - To provide a nonvolatile ferroelectric memory control device used for controlling internal memory dump when a ferroelectric memory is used as an internal memory in a SOC (System On a Chip) structure.
本発明は、システムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）構造で強誘電体メモリが内部メモリに用いられる場合内部メモリダンプを制御するための不揮発性強誘電体メモリ制御装置に関する。 - 特許庁 - The memory system further includes respective dedicated serial data buses and/or control buses configured to couple respective ones of the memory device sets to a memory controller 360 external to the at least one memory module.
前記メモリシステムは、それぞれの前記メモリデバイスセットを前記少なくとも一つのメモリモジュールの外部のメモリコントローラにカップリングするように形成されるそれぞれの専用直列データバスおよび／またはコントロールバスを備える。 - 特許庁 - This memory controller is a memory controller connectable to a plurality of memory elements having an ODT (On Die Termination) function, and includes a diagnostic device 2, a memory end terminal resistance control part 7, and an ECC circuit 8.
本発明の一態様に係るメモリ制御装置は、ＯＤＴ（On Die Termination）機能を有する複数のメモリ素子に接続可能なメモリ制御装置であり、診断装置２、メモリ終端抵抗制御部７、ＥＣＣ回路８を備える。 - 特許庁 - To provide a memory interface control method of an integrated circuit such as an LSI or an FPGA(Field Programmable Gate Array) which can access a memory at an optimum timing by recognizing an access timing suitable for a memory property even if the memory is replaced.
本発明はＬＳＩやＦＰＧＡ等の集積回路のメモリ・インタフェース制御方式に関し，メモリを置き換えてもメモリの特性に適したアクセス・タイミングを認識して，最適なタイミングでアクセスすることを目的とする。 - 特許庁 - When a control circuit 11 detects an access to the regular memory block shown by the relief information, the circuit switches the access to the regular memory block to an access to a corresponding spare memory block, and when the circuit detects occurrence of an erasure error, the circuit performs control for adding relief information which associates the memory block related to the error with the spare memory block.
制御回路（１１）は、救済情報で示される正規のメモリブロックへのアクセスを検出すると正規メモリブロックアクセスを対応予備メモリブロックアクセスに切り換え、消去エラーの発生を検出したときは当該エラーに係るメモリブロックを予備のメモリブロックに対応付ける救済情報を追加する。 - 特許庁 - The cache memory 21 comprises a data memory 1 for storing data, a tag memory 2 for storing address information about each piece of data, and a cache control part 3 for determining whether the cache memory 21 has a hit or not, and the cache control part 3 has a hit detector/encoder 6, fixed address memory specification parts 7 and a refill object generator 8.
本発明に係るキャッシュメモリ２１は、データを格納するデータメモリ１と、各データのアドレス情報を格納するタグメモリ２と、キャッシュメモリ２１にヒットしたか否かを判定するキャッシュ制御部３とを備え、キャッシュ制御部３は、ヒット検出器＆エンコーダ６と、固定アドレスメモリ指定部７と、リフィル対象生成器８とを有する。 - 特許庁 - When a control part 7 decides that a display screen area of the display part 3 exceeds a display memory area of the display memory 10 on the basis of a movement amount found by output of the position detection sensor 11, the control part 7 secures a virtual memory area inside a main memory 9, and stores image data in the virtual memory area IM.
制御部７は、位置検出センサ１１の出力によって求めた移動量に基づいて、表示部３の表示画面領域が表示メモリ１０の表示メモリ領域を越えることを判断すると、メインメモリ９内に仮想メモリ領域を確保し、この仮想メモリ領域ＩＭに画像データを格納する。 - 特許庁 - The USB host controller 11 includes: a buffer memory 2 for USB pipe having a first buffer memory region 41 and a second buffer memory region 42, and a buffer memory control unit 1 configured to control a data transfer between the buffer memory 2 for USB pipe and each of first and second devices 18 and 19.
本発明にかかるＵＳＢホストコントローラ１１は、第１のバッファメモリ領域４１と第２のバッファメモリ領域４２とを有するＵＳＢパイプ用バッファメモリ２と、第１の機器１８と第２の機器１９とＵＳＢパイプ用バッファメモリ２の間のデータ転送を制御するバッファメモリ制御部１を備える。 - 特許庁 - To provide a control method and control device for flash memory, capable of extending the life of a flash memory by shortening the time required for rewrite of data in the flash memory and controlling a rewrite area of the flash memory or an area subjected to electric deleting processing to reduce the deterioration of the flash memory to a minimum area.
フラッシュメモリのデータ書き換えに要する時間を短縮すると共に、フラッシュメモリの書き換えエリア、すなわち電気的消去処理を行うエリアを制御し、フラッシュメモリの劣化を最低限のエリアとすることにより、フラッシュメモリの寿命を延ばすことができるフラッシュメモリ制御方法及び制御装置を提供する。 - 特許庁 - Parity data control logic is configured to store and retrieve parity information associated with data stored in the first data memory and the second data memory, the parity data control logic configured to interleave, within the parity memory, parity data associated with data stored in the first data memory with parity data associated with data stored in the second data memory.
パリティ・データ制御ロジックは、第１および第２のデータ・メモリ内のデータと関連付けられたパリティ情報を記憶して取り出し、パリティ・データ制御ロジックは、第１のデータ・メモリ内のデータと関連付けられたパリティ・データを、前記第２のデータ・メモリ内のデータと関連付けられたパリティ・データと、パリティ・メモリ内でインタリーブする。 - 特許庁 - In a microcomputer with a nonvolatile memory built therein, a memory control circuit 2 has a register circuit 21 for storing various control signals for memory, and resistors for storing the respective control signals of the register circuit 31 are set at a prescribed timing depending on the characteristic of the memory by a CPU 2.
不揮発性メモリを内蔵するマイクロコンピュータにおいて、メモリ制御回路２にメモリの各種制御信号を格納するレジスタ回路２１を設け、そのレジスタ回路３１のそれぞれの制御信号を格納するそれぞれのレジスタをＣＰＵ２によってメモリの特性に依存する所定のタイミングで設定する。 - 特許庁 - A control part 90, when carrying out reproduction control of an optical disk 40, directs a memory device controller 30 to carry out data transfer to memory audio 10 at a low speed, and when not carrying out reproduction control of the optical disk 40, directs the memory device controller 30 to carry out the data transfer to the memory audio 10 at a high speed.
制御部９０は、光ディスク４０の再生制御をしている際は、メモリオーディオ１０に低速でデータ転送するようメモリデバイスコントローラ３０へ指示し、光ディスク４０の再生制御をしていない際は、メモリオーディオ１０に高速でデータ転送するようメモリデバイスコントローラ３０へ指示することを特徴とする。 - 特許庁 - Further, in this electronic control device, when the built-in memory re-write command signal is input from an external device, the microcomputer reads the control software stored in an external non-volatile memory and designated from the external device from the external non-volatile memory, and rides the control software in the non-volatile memory built in the microcomputer (S180).
また、この電子制御装置では、車外装置から内蔵メモリ書換指令信号が入力されると、マイコンが、外部不揮発性メモリが記憶する制御ソフトウェアであって、車外装置から指定された制御ソフトウェアを、外部不揮発性メモリから読み出し、これをマイコンが内蔵する不揮発性メモリに書き込む（Ｓ１８０）。 - 特許庁 - By means of a memory control block 43 the USB memory 4 stores into a memory 44 data inputted from the computer proper 1 through the USB terminal 41 and the USB interface control block 42, and reads data stored in the memory 44 and outputs the data into the computer body 1 through the USB interface control block 42 and the USB terminal 41.
メモリ制御部４３で、ＵＳＢ端子４１およびＵＳＢインタフェース制御部４２を介してコンピュータ本体１から入力したデータをメモリ４４に格納し、メモリ４４に格納されたデータを読み出してＵＳＢインタフェース制御部４２およびＵＳＢ端子４１を介してコンピュータ本体１に出力する。 - 特許庁 - In the nonvolatile memory incorporating a memory element for which data read/write can be executed electrically by a control signal supplied through a plurality of terminals, a switch means is constituted on a connection wire for supplying a predetermined control signal from a memory element control terminal of a connector side connector to the memory element.
複数の端子を介して供給される制御信号によって電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリにおいて、メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上にスイッチ手段を構成する。 - 特許庁 - To improve the through-put of a system by operating high quality and efficient memory access control.
高品質で効率のよいメモリアクセス制御を行って、システムのスループットの向上を図る。 - 特許庁 - The side surface of the memory gate 115 in contact with the control gate 126 is formed by etch back.
コントロールゲート１２６と接するメモリーゲート１１５の側面をエッチバックにより形成する。 - 特許庁 - To provide a method and a device for programming control information on a semiconductor memory device.
半導体メモリ装置の制御情報をプログラムするための方法と装置とを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
