「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 39 40 41 42 43 44 45 46 47 .... 274 275 次へ＞- To achieve secure memory access control in order to prevent exposure and alteration of data due to unauthorized access to an LSI mounting memory.
ＬＳＩ搭載メモリへの不正アクセスによるデータの暴露や改竄を防止するため、確実なメモリアクセス制御を実現する。 - 特許庁 - The nonvolatile storage device comprises a flash memory 104 and a controller 103 which controls the flash memory 104 to control an interface with a host 101.
フラッシュメモリ１０４と、フラッシュメモリ１０４を制御し、ホスト１０１とのインターフェースを制御するコントローラ１０３とを有する。 - 特許庁 - A flash memory (1) has a plurality of nonvolatile memory cells (2) where electrical writing and erasing are possible and a control circuit (5).
フラッシュメモリ（１）は、電気的に書込み及び消去が可能にされる複数の不揮発性メモリセル（２）と、制御回路（５）とを有する。 - 特許庁 - To provide a nonvolatile semiconductor memory device capable of suppressing variation in the coupling ratio of a control gate that a memory cell has.
メモリセルが有する制御ゲートのカップリング比のばらつきを抑えることができる不揮発性半導体記憶装置を提供する。 - 特許庁 - The magnetic random access memory 1 is provided with memory cells 10 having magnetic resistance elements 11, a control circuit 20, and a detecting circuit 40.
磁気ランダムアクセスメモリ１は、磁気抵抗素子１１を有するメモリセル１０と、制御回路２０と、検出回路４０とを備える。 - 特許庁 - A driver circuit having a redundant control function to store the information on the defective memory cell is provided to repair a defect of the memory cell array.
駆動回路に不良メモリセルに関する情報を記憶した冗長制御機能を設け、メモリセルアレイの欠陥を救済する。 - 特許庁 - In a block B control circuit 210, retrieval in the memory array B is started two cycle after the start of retrieval in the memory array A.
ブロックＢ制御回路２１０は、メモリアレイＡでの検索を開始してから、２サイクル後に、メモリアレイＢでの検索を開始させる。 - 特許庁 - Image information from a host 4 is received at a host interface section 21 and written in a first memory 24 through a memory control module 222.
ホスト４からの画像情報をホストインタフェース部２１で受信しメモリコントロールモジュール２２２を介して第１メモリ２４に書き込む。 - 特許庁 - To provide a method for reading memory data from a resistive memory cell including a selection register addressable via a control value.
制御値を介してアドレス可能な選択トランジスタを備えた抵抗メモリセルからメモリデータを読み出すための方法を提供する。 - 特許庁 - This memory side data transfer processor 13 is provided with K(K≥2) pieces of memory control parts 132 for controlling K pieces of memories.
メモリ側データ転送処理装置１３は、Ｋ個（Ｋ≧２）のメモリをそれぞれ制御するＫ個のメモリ制御部１３２を有している。 - 特許庁 - Further, the light control T/U 20 stores a returning information to a memory part 20e according to a memory instruction from the transmission unit 10.
また、調光Ｔ／Ｕ２０は、伝送ユニット１０からの記憶指示に応じて、復帰用情報を記憶部２０ｅに記憶する。 - 特許庁 - READ-ONLY MEMORY, CIRCUIT SYSTEM, READ-ONLY MEMORY IMAGE COMPOSITING METHOD, PROGRAM STORING METHOD, CONTROL PROGRAM, AND READABLE RECORDING MEDIUM
読み出し専用メモリ、回路システム、読み出し専用メモリイメージ合成方法、プログラム格納方法、制御プログラムおよび可読記録媒体 - 特許庁 - To provide an access control device, capable of controlling access to a memory in the event of a failure in the memory.
メモリに障害が発生した場合であっても、メモリへのアクセスを制御することのできるアクセス制御装置を提供する。 - 特許庁 - The setting control part 12 of the network household electric appliance 1 reads setting information from the memory 3 set in a memory connector 21.
ネットワーク家電１の設定制御部１２は、メモリカードコネクタ２１にセットされたメモリカード３から設定情報３６を読み出す。 - 特許庁 - To provide an inter-node data transfer control device for efficiently configuring a partial distributed shared memory of a local memory.
ローカルメモリの一部の分散共有メモリの構成の効率化を図ることのできるノード間データ転送制御装置を提供する。 - 特許庁 - A device memory I/O section 6 inputs data for production control by specifying the address of the converted device memory 120.
デバイスメモリ入出力部６は、変換されたデバイスメモリ１２０のアドレスを指定して、生産制御用データの入力を行う。 - 特許庁 - The transfer mode of the memory stick is set in a register within a memory stick controller 15 by a control signal from a host device.
メモリースティックの転送モードは、ホスト機器からの制御信号によってメモリースティックコントローラ１５のレジスタ内に設定される。 - 特許庁 - To provide a semiconductor memory device for controlling an on-die (on-chip) termination (on-die termination, on-chip termination) and a control circuit by the semiconductor memory device.
オンダイ（オンチップ）ターミネーション(on-die termination, on-chip termination)を制御するための半導体メモリ装置及びそれによる制御回路を提供する。 - 特許庁 - To perform a memory control optimal for a frame memory for image or the like in image processing for performing digital filtering or the like.
デジタルフィルタリングなどを行う画像処理に関し、画像用途向けのフレームメモリなどに対して最適なメモリ制御を行うこと。 - 特許庁 - In a moving image processing apparatus, progressive image data output by the image sensor 11 are written to a memory 20 by a memory control unit 30.
イメージセンサ１１から出力されたプログレッシブ方式の画像データはメモリ制御部３０によりメモリ２０に書き込まれる。 - 特許庁 - Then, a memory controller stores the evaluation values in the general purpose memory according to the addresses allocated by the BUS control circuit 26.
次に、メモリコントローラが、ＢＵＳ制御回路２６によって割り当てられたアドレスに従って、評価値を汎用メモリに記憶する。 - 特許庁 - The control unit presents the distinguishing code to a user and urges to demount the memory card if the specified memory card is needed to be demounted.
制御装置は、特定のメモリカードの取り出しが必要な場合に、その識別コードをユーザーに提示して取り出しを促す。 - 特許庁 - The semiconductor device includes a memory circuit having one input port and one output port, a reading port, a writing port, and a memory timing control circuit.
１つの入力及び出力ポートを持つメモリ回路、読み出し用ポート、書き込み用ポート、メモリタイミング制御回路を有する。 - 特許庁 - The memory control circuit 12 outputs image data from a line memory to a pattern detection process circuit 3 on the basis of the synchronous detection signal.
メモリ制御回路１２は、同期検知信号に基づきラインメモリからパターン検出処理回路３へ画像データを出力する。 - 特許庁 - An error detecting circuit 134 of a memory control device 130 detects the error of the address assigned to the memory 140.
メモリ制御装置１３０のアドレス誤り検出回路１３４は、メモリ１４０に対して指定したアドレスの誤りを検出する。 - 特許庁 - In addition, the memory control part 3 generates a write address for the color imaging signal to the line memory 2 following the read address.
また、メモリ制御部３は、読み出しアドレスに追従して、ラインメモリ２に対するカラー撮像信号の書き込みアドレスを生成する。 - 特許庁 - To improve the memory access throughput of a system by reducing the frequency of access to a cache tag part by the cache memory control circuit.
キャッシュメモリ制御回路において、キャッシュタグ部へのアクセス頻度を削減し、システムのメモリアクセススループットを向上することにある。 - 特許庁 - The semiconductor memory system includes a memory control circuit that generates a data strobe signal and a data load signal which are synchronized with each other.
半導体メモリシステムは互いに同期化されたデータストローブ信号及びデータロード信号を発生するメモリ制御回路を含む。 - 特許庁 - To provide a memory capable of preventing a deadlock phenomenon, an electronic device, and a memory control method.
デッドロック現象を未然に回避することが可能なメモリ、電子機器及び、メモリの制御方法を提供することを目的とする。 - 特許庁 - To provide a memory control technology for rewriting only a required part at high speed even in a memory having a wide bus width.
メモリのエントリ幅より狭いデータ幅の書換の際、リードモディファイライトを使うとサイクルが２回必要で、高速化の足かせとなる。 - 特許庁 - The driving device for the display panel comprises a timing control part 210, a line memory part 230, a frame memory part 240 and an image compensation part 250.
本発明の表示パネルの駆動装置は、タイミング制御部、ライン保存部、フレーム保存部、及び画像補償部を備える。 - 特許庁 - A memory module 15M connected to an address bus 63 is controlled by a memory controller 80 provided with an SDRAM control part 82.
アドレスバス６３に接続されたメモリモジュール１５Ｍは、ＳＤＲＡＭ制御部８２を備えるメモリコントローラ８０によって制御される。 - 特許庁 - The storage device includes a nonvolatile memory management service 1 (control mechanism), an external storage device 2, and a nonvolatile memory 3.
本発明の記憶装置は、不揮発性メモリ管理サービス１（制御機構）と、外部記憶装置２と、不揮発性メモリ３と、を備える。 - 特許庁 - To provide a new storage control technology for solving the problem of a shared memory architecture and a distributed memory architecture.
共有メモリアーキテクチャと分散メモリアーキテクチャの両方の問題点を解消した新規な記憶制御技術を提供する。 - 特許庁 - To provide a cache memory control device capable of achieving an efficient cache memory configuration according to kinds of buffers used.
使用するバッファの種類に応じて効率の良いキャッシュメモリの構成を実現することができるキャッシュメモリ制御装置を得る。 - 特許庁 - A control part 11 loads decoded partial programs in an area shown by memory arrangement information when they are loaded to a shared memory M.
制御部１１は、復号された部分プログラムを、共有メモリＭにロードする際、メモリ配置情報が示すエリアにロードする。 - 特許庁 - In addition, the memory control unit 110 generates a first memory read-out enable signal 228 which is a timing signal for reading data out.
さらに、メモリ制御部１１０では、データ読み出し用のタイミング信号である第１メモリ読出イネーブル信号２２８などを生成する。 - 特許庁 - The memory capacity of the address history control unit 10 is provided with the capacity of all row addresses to be refreshed in the memory.
アドレス履歴管理ユニット１０のメモリ容量は、本メモリのリフレッシュされるべき全ロウアドレス分の容量を備えるものとする。 - 特許庁 - The writing control part writes data of signals of the plurality of received paths into a ring memory for each path formed in the memory part.
書き込み制御部は、受信された複数のパスの信号のデータを、メモリ部に構成されたパス毎のリングメモリに書き込む。 - 特許庁 - It is possible to perform access from the outside through the access control part 16 to the local memory 14, and quickly transfer the data with the local memory 14.
外部では、アクセス制御部16を介してローカルメモリ14へアクセスし、ローカルメモリ14との間でデータを高速で授受することができる。 - 特許庁 - An input memory control section 103 grasps a storage amount of video and audio signals received by an input buffer memory 102.
入力メモリ制御部１０３は、入力バッファメモリ１０２に入力される映像や音声信号の蓄積量を把握する。 - 特許庁 - A semiconductor storage device relating to this invention includes a memory cell array 13, a memory controller 11, and a refresh control circuit 12.
本発明にかかる半導体記憶装置は、メモリセルアレイ１３と、メモリコントローラ１１と、リフレッシュ制御回路１２と、を備える。 - 特許庁 - To provide a nonvolatile memory capable of statically estimating the minimum lifetime of a memory, and to provide a control method and program thereof.
静的にメモリの最低限の寿命を見積もり可能にする不揮発性メモリ、その制御方法及びプログラムを提供する。 - 特許庁 - To provide a memory control device and method capable of accelerating access to a memory and performing low power consumption.
メモリに対するアクセスの高速化と共に低消費電力化を図ることができるメモリ制御装置及び方法を提供する。 - 特許庁 - To reduce the number of card sockets in a memory card control device capable of responding to a plurality of memory cards differed in type.
互いに種類が異なる複数のメモリカードに対応可能なメモリカード制御装置においてカードソケット数を減少させる。 - 特許庁 - A control section 20 temporarily memorizes volume data in a RAM 20b by reading the volume data from a memory section 22 or a memory card 51.
制御部２０が、ボリュームデータを記憶部２２又はメモリカード５１などから読み込んで、ＲＡＭ２０ｂ内に一時的に記憶する。 - 特許庁 - A refresh control circuit periodically executes the refresh operation of the memory blocks excluding a memory block corresponding to the inhibiting block information.
リフレッシュ制御回路は、禁止ブロック情報に対応するメモリブロックを除くメモリブロックのリフレッシュ動作を周期的に実行する。 - 特許庁 - A write control part 21 controls a cache memory part 23 so that cache domain in the cache memory 23 is assigned dynamically.
ライト制御部２１は、キャッシュメモリ部２３におけるキャッシュ領域を動的に割り当てるようにキャッシュメモリ部２３を制御する。 - 特許庁 - For the data flash memory cell, on the other hand, memory gate electrodes 22b, 22c are formed on sidewalls at both sides of the control gate electrode 14b.
一方、データフラッシュメモリセルでは、コントロールゲート電極１４ｂの両側の側壁にメモリゲート電極２２ｂ、２２ｃを形成する。 - 特許庁 - To reduce an element size and improve reliability in a memory element having a structure where a memory gate and a control gate are adjacent to each other.
メモリーゲートとコントロールゲートが隣接する構造のメモリ素子において、素子サイズの縮小および信頼性の向上を図る。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
