「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 35 36 37 38 39 40 41 42 43 .... 274 275 次へ＞- To replace a page memory by a line buffer of a small memory capacity such as FIFO without degrading performance of a printer control device.
プリンタ制御装置の性能を落とすことなく上記頁メモリをFIFO等の小メモリ容量のラインバッファに置き換える - 特許庁 - The nonvolatile memory device has a clock terminal, a command terminal, a data terminal, a control circuit, and a plurality of nonvolatile memory cells.
不揮発性メモリ装置はクロック端子、コマンド端子、データ端子、制御回路、及び複数の不揮発性メモリセルを有する。 - 特許庁 - This mechanism comprises a data reception means, a memory, a memory control means, a data buffer means, a data print means, and an image data output means.
データ受信手段、メモリ、メモリ制御手段、データバッファ手段、データプリント手段、画像データ送出手段、から成る。 - 特許庁 - To provide a memory control device compatible with replacement of a standard memory directly mounted on a circuit board.
回路基板に直接実装されている標準メモリの交換に対応可能なメモリ制御装置を提供すること。 - 特許庁 - MEMORY SYSTEM WITH OPERATION FUNCTION, METHOD FOR CONTROLLING MEMORY TO BE USED FOR THE SYSTEM AND RECORDING MEDIUM RECORDING CONTROL PROGRAM
演算機能付きメモリシステム及びそれに用いるメモリ制御方法並びにその制御プログラムを記録した記録媒体 - 特許庁 - To provide an image processing device which can control the memory capacity of memory resources, and to provide a setting method of a look-up table.
メモリ資源のメモリ容量を抑制することのできる画像処理装置、ルックアップテーブルの設定方法を提供する。 - 特許庁 - To provide an access control device capable of controlling the access to memory even when a fault occurs in the memory.
メモリに障害が発生した場合であっても、メモリへのアクセスを制御することのできるアクセス制御装置を提供する。 - 特許庁 - A shared data copying memory reference control means assigns the memory areas referred by the data read processing module.
共有データ複写メモリ参照制御手段は、データ読出し処理モジュールが参照するメモリ領域の割当てを行う。 - 特許庁 - MEMORY CONTROLLER AND MEMORY CONTROL METHOD, PROGRAM FOR IMPLEMENTING SAME METHOD, RATE CONVERTING DEVICE, AND IMAGE SIGNAL PROCESSING APPARATUS
メモリコントローラおよびメモリコントロール方法、その方法を実行するためのプログラム、レート変換装置および画像信号処理装置 - 特許庁 - The write control section 1 can set storage information on each memory cell individually in the memory cell array 6.
書き込み制御部１は、メモリセルアレイ６における各メモリセルの記憶情報を個別に設定することが可能である。 - 特許庁 - Access to the first flash memory 60 and access to the second flash memory 70 can be executed at the same control timing.
また、第１フラッシュメモリ６０および第２フラッシュメモリ７０へのアクセスは、同様な制御タイミングで実行することができる。 - 特許庁 - To provide a memory access control circuit that relaxes AC timing conditions between a processor and a synchronous memory.
処理装置と同期式メモリの間のＡＣタイミング条件を緩和することができるメモリアクセス制御回路等を提供する。 - 特許庁 - SEMICONDUCTOR MEMORY DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT SYSTEM USING THE SAME, AND CONTROL METHOD FOR SEMICONDUCTOR MEMORY DEVICE
半導体記憶装置及びそれを用いた半導体集積回路システム並びに半導体記憶装置の制御方法 - 特許庁 - To provide a semiconductor memory in which timing control is appropriately conducted to make access to the data in a memory cell.
メモリセルのデータにアクセスするためのタイミング制御を適切に行うことができる半導体記憶装置を提供する。 - 特許庁 - A DMA control part 10 reads a system start program from the flash memory 2, and directly transfers it to the external memory 3.
ＤＭＡ制御部１０はフラッシュメモリ２からシステム起動プログラムを読み出しダイレクトに外部メモリ３へ転送する。 - 特許庁 - A semiconductor memory device 1 includes: the nonvolatile memory 2 such as a flash memory; a control part 3 performing control of writing, erasure or the like of data; and an interface 4 for inputting/outputting the data.
半導体メモリ装置１を、フラッシュメモリ等の不揮発性メモリ２と、データの書き込みおよび消去等の制御を行う制御部３と、データの入出力を行うためのインターフェース４とにより構成する。 - 特許庁 - The memory control part 116 monitors the quantity of data storage of the memory, and a freeze control part 120 freezes the ultrasonogram automatically when the quantity of data storage reaches a memory storage capacity.
メモリ制御部１１６はメモリのデータ蓄積量を監視し、データ蓄積量がメモリの記憶容量に達したときにはフリーズ制御部１２０によって超音波画像が自動的にフリーズされる。 - 特許庁 - Memory management data recorded in a control area provided in every memory area are collected, and it is determined whether a memory area having the same logic address is present or not from control data.
メモリ領域ごとに設けられている制御領域に記録されているメモリ管理データの収集を行い、制御データから論理アドレスが同一のメモリ領域が存在するか否かの判別を行う。 - 特許庁 - Data required for a line memory control block 302 and an arithmetic interpolation block 303 are selected from the addresses of the respective memory areas and provided by the memory control block 305 on the basis of the specified magnification.
ラインメモリ制御ブロック３０２と補間演算ブロック３０３に必要なデータは、指定された倍率に基づいてメモリ制御ブロック３０５により、それぞれのメモリ領域のアドレスから選択して提供される。 - 特許庁 - A plurality of the taken images stored in a frame memory 13 are transferred to the memory part 18 by the control of the control part 14 and data displayed by a predetermined division number are stored in a video memory 16.
そして、制御部１４の制御により、フレームメモリ１３に記憶された複数の撮像画像を記憶部１８に移し、所定の分割数にて表示するデータをビデオメモリ１６に記憶する。 - 特許庁 - To provide a high-performance inexpensive memory control circuit capable of surely improving the memory band width without reducing the effective band width and without increasing a data buffer inside the memory control circuit.
実効バンド幅を低下させることがなく、かつメモリ制御回路内部のデータバッファを増加させることなく確実にメモリバンド幅を向上させ、高性能、安価となるメモリ制御回路を提供する。 - 特許庁 - To distribute data processing so that a specific processing may not concentrate on one memory control device by logically collecting memory areas distributed in a plurality of memory control devices and providing them virtually.
複数の記憶制御装置に分散された記憶領域を論理的にまとめて仮想的に提供し、特定の処理が一つの記憶制御装置に集中しないようにデータ処理を分散させる。 - 特許庁 - A memory write control section 153 writes the pixel data acquired from the analog front end IC via a data sampling control section 11 to an area in a memory 23 corresponding to the write destination memory address.
メモリ書込制御部１５３は、アナログフロントエンドＩＣからデータサンプリング制御部１１を介して取得した画素データを、メモリ２３内の上記書込先メモリアドレスに対応する領域に書き込む。 - 特許庁 - The control circuit can control refresh-operation independently respectively for a plurality of memory blocks, and controls so that one side of memory cell block and the other side memory block perform refresh-operation with different timing.
制御回路は、複数のメモリブロックに対してそれぞれ独立にリフレッシュ動作を制御することができ、一のメモリセルブロックと他の一のメモリセルブロックとを異なるタイミングでリフレッシュ動作するように制御する。 - 特許庁 - A memory control section 23 controls starting and stopping of the transmitted image data with respect to a line memory section 22 corresponding to the detected control code, and transmits the transmitted image data to a recording LDs 24, 25 from the line memory 22.
メモリ制御部２３はこの検出された制御コードに応じてラインメモリ部２２に対して転送画像データのスタート、ストップを制御し、ラインメモリ部２２から記録ＬＤ２４，２５に転送画像データを送る。 - 特許庁 - The onboard control device is constituted by an onboard instrument control part 2 and a memory card reading/writing part 3 provided on a casing 1; and a memory card 4 detachably attached to the memory card reading/writing part 3.
車載機器制御装置を、ケーシング１に備えられた車載機器制御部２及びメモリカード読み書き部３と、メモリカード読み書き部３に対して着脱可能に装着されるメモリカード４とから構成する。 - 特許庁 - The memory system has the nonvolatile semiconductor memory device and a memory controller controlling the operation of the nonvolatile semiconductor memory device, and the system is constituted of software in which a sequencer out of the control logic of the nonvolatile semiconductor memory device is developed in the memory controller.
メモリシステムは、不揮発性半導体記憶装置と、この不揮発性半導体記憶装置の動作を制御するメモリコントローラとを有し、不揮発性半導体記憶装置の制御ロジックのうちシーケンサがメモリコントローラに展開されたソフトウェアにより構成されている。 - 特許庁 - The data transfer controller 30 performs the transfer control of the image data from the first memory 22 to the second memory 24, and performs the control to transfer the image data obtained after the image processing to the image data written to the second memory 24, from the second memory 24 to the first memory 22.
データ転送制御部３０が、第１のメモリ２２から第２のメモリ２４への画像データの転送制御を行うと共に、第２のメモリ２４に書き込まれた画像データに対する画像処理後の画像データを、第２のメモリ２４から第１のメモリ２２に転送する制御を行う。 - 特許庁 - The facsimile equipment provided with a memory transmission function has a control means 1 for performing control to temporarily stop a memory storage operation during memory file printing-out when the remaining capacitance of a memory becomes '0' during transmission original storage, and to start the storage operation again when a space is formed in the memory.
メモリ送信機能を備えるファクシミリ装置において、送信原稿蓄積中にメモリ残量が０になった場合に、メモリファイル印字出力中のとき、メモリ蓄積動作を一時中断し、メモリに空きができれば蓄積動作を再開する制御を行う制御手段１を有する。 - 特許庁 - When the control unit of the main memory determines that the main memory has reached the end of its service life, the host control unit stores the backup target information in a non-volatile auxiliary memory different from the main memory, and reads out the backup target information from the auxiliary memory for performing processing to start the system.
ホスト制御部は、メインメモリが寿命を迎えたと制御部によって判断された際、メインメモリとは異なる不揮発性の補助メモリにバックアップ対象情報を格納し、システムの起動に係る処理を行う際には補助メモリからバックアップ対象情報を読み出す。 - 特許庁 - Besides a program storing memory 2 which is a nonvolatile memory and stores the operation control processing program, a program execution memory 3 which is a volatile memory 3 is provided to carry out the operation control processing program, and the program execution memory 3 is constantly verified and checked to prevent illegal data in it.
運転制御処理のプログラムを格納した不揮発メモリであるプログラム格納メモリ２とは別に、運転制御処理のプログラムを実行するための揮発メモリであるプログラム実行メモリ３を設け、プログラム実行メモリ３のデータ化けを防止するためのベリファイチェックを常時行う。 - 特許庁 - A digital camera 2 generates main image data of a size specified by a user and preparatory image data of a maximum size and respectively records the main image data and the preparatory image data in an inner memory 47 and a memory card 49 under the control of an inner memory control part 46 and an external memory control part 48.
デジタルカメラ２は、ユーザーにより指定されたサイズの主画像データ、および最大のサイズの予備画像データを生成し、内部メモリ制御部４６、および外部メモリ制御部４８の制御の下に、これらを内部メモリ４７、およびメモリカード４９にそれぞれ記録する。 - 特許庁 - When an initialization sequence by use of a reset signal transmitted from a power-on reset circuit 2 to a memory initialization circuit 7 fails, a memory control part 5 controls an initialization control circuit 6, so that the memory initialization circuit 7 transmits the initialization control signal, and the memory initialization circuit 7 executes the initialization sequence.
パワーオンリセット回路２からメモリ初期化回路７へのリセット信号発信による初期化シーケンスに失敗した場合、メモリ制御部５は、初期化制御回路６を制御して、メモリ初期化回路７に初期化制御信号を発信させ、再度、メモリ初期化回路７に初期化シーケンスを実行させる。 - 特許庁 - COMPUTER EQUIPMENT, CONTROLLER THEREOF, GAME CONTROL METHOD, CONTROLLER CONTROL METHOD, GAME PROGRAM, AND CONTROL PROGRAM AND MEMORY MEDIUM, GAME SYSTEM AND CARD THEREFOR
コンピュータ機器、そのコントローラ、ゲーム制御方法、コントローラ制御方法、ゲームプログラム、制御プログラム、並びにその記憶媒体、ゲームシステム、およびカード - 特許庁 - Also, the main and slave system control arithmetic units 15 are made to perform the same control arithmetic operation on the basis of the control data of its own dual port memory.
また主系と従系の制御演算ユニット１５は、自己のデュアルポートメモリの制御データに基づき同一の制御演算を行う。 - 特許庁 - A remote control signal sent from the remote control transmitter of each unit of electronic equipment is set to be registered in the control memory of a reproducing device 2.
各電子機器のリモートコントロール送信装置から送信されたリモートコントロール信号を再生装置の制御メモリへ設定登録する。 - 特許庁 - RECORDING SYSTEM AND CONTROL METHOD THEREFOR, RECORDER AND CONTROL METHOD THEREFOR, INFORMATION PROCESSOR AND CONTROL METHOD THEREFOR, AND COMPUTER READABLE MEMORY
記録システム及びその制御方法、記録装置及びその制御方法、情報処理装置及びその制御方法、コンピュータ可読メモリ - 特許庁 - The encryption apparatus and the access control memory device provide a content access control data generating means for generating content access control data.
暗号化装置及びアクセス制御メモリ装置は、コンテンツアクセス制御データを生成するコンテンツアクセス制御データ生成器を提供する。 - 特許庁 - A printer control portion 50 writes print data SI into a memory unit 60 which is mounted in a main body-side memory holder 10, and transfers the memory unit 60 in such a manner that the memory unit 60 is mounted on a carriage-side memory holder 23, by the scanning of the carriage 20.
プリンタ制御部５０は、本体側メモリホルダ１０に装着されたメモリユニット６０に印字データＳＩを書き込み、キャリッジ２０の走査によりメモリユニット６０をキャリッジ側メモリホルダ２３に装着させるようにして受け渡す。 - 特許庁 - To provide a nonvolatile semiconductor memory, a nonvolatile semiconductor memory system, a control method of a nonvolatile semiconductor memory, and a memory card by which high data reliability can be kept for miniaturization of a memory cell and fractionization of threshold voltage.
メモリセルの微細化及び閾値電圧の細分化に対して高いデータ信頼性を維持することが可能な不揮発性半導体メモリ、不揮発性半導体メモリシステム、不揮発性半導体メモリの制御方法、及びメモリカードを提供する。 - 特許庁 - When a memory cell 100 is inactive, a memory cell power supply voltage control circuit 102 decreases the power supply voltage supplied to the memory cell 100 down to a memory cell holding voltage, thereby reducing the leak current flowing in the memory cell 100.
メモリセル１００が非活性な場合には、メモリセル電源電圧制御回路１０２は、メモリセル１００に供給する電源電圧をメモリセル保持電圧まで下げることにより、メモリセル１００に流れるリーク電流を低減する。 - 特許庁 - A tag memory control section 210 reads data stored in memory blocks MB1-MB4 and cache memory blocks CMB1-CMB4 or writes data to the memory block and the cache memory block by responding to a write address or a read address.
タグメモリ制御部２１０は書き込みアドレスまたは読み取りアドレスに応答してメモリブロックＭＢ１〜ＭＢ４及びキャッシュメモリブロックＣＭＢ１〜ＣＭＢ４に格納されたデータを読み取るか、メモリブロック及びキャッシュメモリブロックにデータを書き込む。 - 特許庁 - A control circuit 11 investigates the condition of the data storage memory 16 at intervals of a certain time to acquire memory information such as the used capacity, the unused capacity, and the use rate of the acquired memory and writes and preserves the memory information in an information storage memory 12.
制御回路１１は、一定の時間毎にデータ記憶用メモリ１６の状況を調査して、その使用容量や未使用容量，使用率などのメモリ情報を取得し、情報記憶用メモリ１２に書き込み保存する。 - 特許庁 - When the setting of the memory card 2 is detected, a CPU part 18 stores image file data recorded at the oldest time of the memory card 2 by the reading operation by a memory card control circuit 25 in a memory card image memory 27 as the display data.
ＣＰＵ部１８はメモリカード２のセットが検知されると、メモリカード制御回路２５による読込み動作によってメモリカード２の最も古い時刻に記録された画像ファイルデータを表示データとしてメモリカード画像メモリ２７に格納する。 - 特許庁 - The semiconductor memory device includes a memory cell array having a plurality of memory cells, and an access control circuit which is connected to the plurality of memory cells through word lines and stores access information for the plurality of memory cells.
本発明による半導体メモリ装置は複数のメモリセルを有するメモリセルアレイと、ワードラインを介して前記複数のメモリセルに接続され、前記複数のメモリセルに対するアクセス情報を貯蔵するアクセス制御回路を含む。 - 特許庁 - To provide a memory writing system for an electronic control unit capable of supplying various kinds of electronic control units, a method for writing the control program and data to a memory of the electronic control unit, and a general-purpose electronic control unit.
様々な種類の電子制御装置を供給することのできる電子制御装置のメモリ書き込みシステム、電子制御装置のメモリへ制御プログラムおよびデータを書きこむための方法および汎用の電子制御装置を提供する。 - 特許庁 - Data such as system setting information from a main control board are written through an interface 27 for a main control board and a buffer 24 for main control access in a memory 22 for main control board access and a memory 23 for sub-control board access.
メイン制御用ボードからのシステム設定情報等のデータは、メイン制御用ボード用インタフェース２７、メイン制御用ボードアクセス用バッファ２４を介して、メイン制御用ボードアクセス用メモリ２２、及びサブ制御用ボードアクセス用メモリ２３に書き込まれる。 - 特許庁 - INTER-NODE DATA TRANSFER CONTROL DEVICE, MEMORY CONFIGURATION CHANGING METHOD, AND PROGRAM
ノード間データ転送制御装置およびメモリ構成変更方法ならびにプログラム - 特許庁 - PRINT SYSTEM, CONTROL METHOD THEREFOR AND COMPUTER READABLE MEMORY MEDIUM
印刷システム、印刷システムの制御方法、およびコンピュータ読取可能な記憶媒体 - 特許庁 - NONVOLATILE SEMICONDUCTOR MEMORY DEVICE, AND CONTROL METHOD THEREFOR
不揮発性半導体メモリ装置及び不揮発性半導体メモリ装置の制御方法 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
