「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 34 35 36 37 38 39 40 41 42 .... 274 275 次へ＞- All the memory modules share the central common control and the address bus.
全てのメモリモジュールは中央の共通制御及びアドレスバスを共有する。 - 特許庁 - The book may additionally include a memory, a power supply, control functions and communication means.
上記ブックはさらに、メモリ、電源、コントロール機能および通信を含み得る。 - 特許庁 - The vehicle control apparatus 29 is provided with a CPU44 and a memory 45.
車両制御装置２９には、ＣＰＵ４４、メモリ４５とが設けられている。 - 特許庁 - MULTIPROCESSOR SYSTEM, SHARED MEMORY CONTROL SYSTEM, ITS METHOD, AND RECORDING MEDIUM
マルチプロセッサ・システムと共有メモリ制御システム及び方法並びに記録媒体 - 特許庁 - MEMORY CONTROL METHOD FOR MANAGING ACCESS ENVIRONMENT BY WHICH HOST ACCESSING DATA
ホストがデータにアクセスするためのアクセス環境を管理する記憶制御方法 - 特許庁 - MICROPROCESSOR FOR UTILIZING IMPROVED BRANCH CONTROL INSTRUCTION, BRANCH TARGET INSTRUCTION MEMORY, INSTRUCTION LOAD CONTROL CIRCUIT, METHOD FOR MAINTAINING INSTRUCTION SUPPLY TO PIPE LINE, BRANCH CONTROL MEMORY AND PROCESSOR
改良された分岐制御命令を利用するためのマイクロプロセッサ、分岐目標命令メモリ、命令ロード制御回路、パイプラインへの命令供給維持方法、分岐制御メモリ、およびプロセッサ - 特許庁 - Besides, a video bus change-over control part 16 is disposed so that the memory area of a FAX communication control part 15 is utilized together with the memory area of the printer control part 17 when a printer is operated.
更にビデオバス切り替え制御部１６を備えることにより、プリンタ動作時に、プリンタ制御部１７のメモリ領域と共にＦＡＸ通信制御部１５のメモリ領域を活用する。 - 特許庁 - To provide a non-volatile semiconductor memory device and its manufacturing method that can control resistance increase of a control gate, and can control unclear threshold voltage Vth of a memory cell.
コントロールゲートの抵抗上昇を抑制でき、かつメモリセルのしきい値電圧Ｖｔｈボケを抑制できる不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁 - Memory control signal control circuits 104, 204 provided respectively in the master 101 and the slave 201 generate a fixed signal pattern to be transmitted to the memory control signal line group 302.
マスタ１０１及びスレーブ２０１がそれぞれ備えるメモリ制御信号制御回路１０４及び２０４は、既定信号パターンを生成し、メモリ制御用信号線群３０２に送出する。 - 特許庁 - An induction heating control circuit 9, when power supply is input, reads out a memory control process step stored in a nonvolatile memory 10, and establishes this as a step number of a control process to implement this.
誘導加熱制御回路９は、電源が投入されると不揮発メモリ10に記憶されたメモリ制御工程ステップを読出し、これを実行する制御工程のステップ数として設定する。 - 特許庁 - To positively write data other than data for internal combustion engine control by including a new memory in an ECU (an electronic control unit) in addition to a memory storing the data for internal combustion engine control.
ＥＣＵ（電子制御装置）に内燃機関制御用データを格納するメモリに加えて、新たなメモリを内蔵し、内燃機関制御用データ以外のデータを確実に書込むこと。 - 特許庁 - This game machine is provided with a main control board 10 provided with a main control circuit 11 and a memory 12, a payout control board 20 provided with a payout control circuit 21 and the memory 22 and the power source board 60 provided with power source circuits 62 and 63 for supplying operation power to the control circuits and the other control circuit.
主制御回路11およびメモリ12を有する主制御基板10、払出制御回路21およびメモリ22を有する払出制御基板20、これら制御回路および他の制御回路へ動作電力を供給する電源回路62、63を含む電源基板60を備える。 - 特許庁 - The control section 17 determines a control voltage value from the electric field strength of each channel measured by the other tuner 16, compares the control voltage value to a control voltage value in the memory 18 and updates the control voltage value in the memory 18 if both the control voltage values result in being different from each other.
制御部１７は、他方のチューナ１６で測定された各チャンネルの電界強度から制御電圧値を求め、該制御電圧値と、メモリ１８の制御電圧値とを比較し、その結果が異なる場合にメモリ１８の制御電圧値を更新する。 - 特許庁 - The image pickup device includes a control means (control circuit 2) which performs control to write image data in the first nonvolatile memory and to write management information including a write address of the image data in the first nonvolatile memory, in the second nonvolatile memory.
また、画像データを第１の不揮発メモリに書き込み、画像データの第１の不揮発メモリの書き込みアドレスを含む管理情報を第２の不揮発メモリに書き込む制御を行う制御手段（制御回路２）を備える。 - 特許庁 - The inkjet recorder further comprises a memory the accessing of which is controlled by the memory controller and a control means that sets the access priority order of the head data control circuit to show a high response to the memory access priority order control signal.
さらに、上記メモリコントローラによってアクセス制御されるメモリと、上記メモリアクセス優先順位制御信号に応じて、上記ヘッドデータ制御回路のメモリアクセス優先順位を高く設定する制御手段とを有する。 - 特許庁 - This memory device is provided with a dual port RAM 41 to which a whole control CPU 21 and a facsimile control CPU 31 can independently perform access and a memory control circuit 42 for controlling the reading/writing of data to a slave non-volatile memory 37.
全体制御ＣＰＵ２１とファクシミリ制御ＣＰＵ３１とがそれぞれ独立にアクセス可能なデュアルポートラム４１と、配下の不揮発性メモリ３７に対するデータの読み書きを制御するメモリ制御回路４２とを設ける。 - 特許庁 - A drive control data update section 523 updates firmware of a drive control memory 420 by means of the update data read out from the buffer memory 426 by a buffer reading section 532, and a system control data update section 533 updates firmware of a system control memory 427.
バッファ読出部５３２によってバッファメモリ４２６から読み出された更新データによりドライブ制御データ更新部５２３がドライブ制御メモリ４２０のファームウェアを更新し、システム制御データ更新部５３３はシステム制御メモリ４２７のファームウェアを更新する。 - 特許庁 - To the content inconsistency of both the common memories, the microprocessor of the driven control system reads the address space of the common memory of the main control system, whereby the content of the common memory of the main control system is copied into the common memory of the driven control system.
共通メモリの両者の内容不一致に対して、従系制御システムのマイクロプロセッサが主系制御システムの共通メモリのアドレス空間をリードすることにより、主系制御システムの共通メモリの内容を従系制御システムの共通メモリにコピーするようにした。 - 特許庁 - The data management system 1 comprises a data management system control part 2 controlling the data processing; a data management system memory part 7 referred from the data management system control part 2, and storing control information for constructing the file; flash memory parts 4 comprising plural erasure blocks; and a flash memory control part 3 controlling the data processing to the flash memory parts 4.
データ処理を制御するデータ管理システム制御部２と、データ管理システム制御部２から参照され、ファイルを構築するための制御情報を格納するデータ管理システムメモリ部７と、複数の消去ブロックからなるフラッシュメモリ部４と、フラッシュメモリ部４へのデータ処理を制御するフラッシュメモリ制御部３からなる。 - 特許庁 - To provide a memory control circuit capable of accurately outputting data stored in a nonvolatile memory.
不揮発性メモリに記憶されているデータを正確に出力可能なメモリ制御回路を提供することを目的とする。 - 特許庁 - A transfer control means 33 transfers the data from the memory 31 for plotting to the memory 32 according to a transfer start signal b43.
転送制御手段33は、転送開始信号ｂ43により描画用メモリ31から表示用メモリ32へデータを転送する。 - 特許庁 - When data are accumulated in the output data memory 20, the data are written into an external memory under the control of an encoding controller.
出力データメモリ２０にデータが蓄積すると符号化コントローラの制御により、外部のメモリに書き込みを行う。 - 特許庁 - The memory controller performs control such that a data block and the error correction code are written in parallel with the plurality of memory chips.
メモリコントローラは、データブロック及び誤り訂正符号が複数のメモリチップに並列して書き込まれるように制御する。 - 特許庁 - MEMORY MEDIUM STORED WITH GAME PROGRAM, GAME CONTROL METHOD, AND GAME APPARATUS CAPABLE OF READING DATA FROM THE MEMORY DEDIUM
ゲームプログラムを記憶した記憶媒体、ゲーム制御方法及び、前記記憶媒体からデータの読取が可能なゲーム装置 - 特許庁 - Further, an output memory control section 107 grasps the storage amount of encode data stored in an output buffer memory 106.
また出力メモリ制御部１０７も、出力バッファメモリ１０６に保持されるエンコードデータの蓄積量を把握する。 - 特許庁 - Since the memory control device is operated as a bus master, a memory access result is transmitted to the data processing apparatuses through the data buffers.
メモリアクセスの結果は、メモリ制御装置がバスマスタとして動作し、データバッファを介してデータ処理装置へ通信される。 - 特許庁 - A memory control circuit 22 is arranged between the first and second level 1 and level 2 caches 26 and a main memory 14.
記憶制御回路２２は、第１と第２のレベル１キャッシュ２６とレベル２キャッシュとメイン・メモリ１４との間に配置される。 - 特許庁 - The master memory 2 and the slave memory 3 are brought into mirroring constitution by a mirroring control unit 13, in accompaniment to the finish of the initialization.
また、初期化の終了によりミラー化制御部１３によりマスターメモリ２とスレーブメモリ３をミラー化構成にする。 - 特許庁 - The system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.
本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁 - Control is performed, by which a timing for starting the compression of image data on a memory is determined based on the free area of the memory.
メモリ上の画像データを圧縮開始するタイミングをメモリの空き容量から決定する制御が行われる。 - 特許庁 - To enhance usability of the exclusive control of a memory card when direct print of a printer equipped with two or more memory card slots.
複数のメモリーカードスロットを備えたプリンターのダイレクトプリント時のメモリーカードの排他制御の使い勝手を向上させる。 - 特許庁 - A verification test program 106 and a CPU model 101 request an access to a memory model 105 for the memory control circuit 102.
検証テストプログラム１０６とＣＰＵモデル１０１は、メモリ制御回路１０２にメモリモデル１０５へのアクセスを要求する。 - 特許庁 - To write information for every memory card in a semiconductor memory card without passing through a data path inside a control IC.
コントロールＩＣ内部のデータパスを通らずに半導体メモリにメモリカード毎の情報を書き込むことを目的とする。 - 特許庁 - To provide a memory controller for efficiently operating access control between plural outside devices and a memory.
複数の外部装置とメモリとの間のアクセス制御を効率的に行うことが可能なメモリ制御装置を提供する。 - 特許庁 - A mirrored configuration is given to the master memory 2 and the slave memory 3 by the mirroring control part 13 in response to the end of initialization.
また、初期化の終了によりミラー化制御部１３によりマスターメモリ２とスレーブメモリ３をミラー化構成にする。 - 特許庁 - Write-in processing for a memory cell 1 and a dummy memory cell 1a is controlled based on a write-amplifier control signal WAE.
メモリセル１とダミーメモリセル１ａへの書き込み処理は、ライトアンプ制御信号ＷＡＥに基づいて制御される。 - 特許庁 - To provide an output control signal generating method of a synchronous semiconductor memory, and a semiconductor memory related to the method.
同期式半導体メモリ装置の出力制御信号の発生方法及びそれと関連した半導体メモリ装置 - 特許庁 - A nonvolatile memory device includes a clock terminal, a command terminal, a data terminal, a control circuit, and a plurality of nonvolatile memory cells.
不揮発性メモリ装置はクロック端子、コマンド端子、データ端子、制御回路、及び複数の不揮発性メモリセルを有する。 - 特許庁 - Each of the memory cell circuits 300-1,300-2 includes memory cells 311-314, a data transfer means and a control circuit.
各メモリセル回路３００−１，３００−２は、メモリセル３１１〜３１４と、データ伝達手段と、制御回路とを備えている。 - 特許庁 - The memory 18 outputs digitized reference data 22 in response to the synchronization signal by control of a memory controller 19.
メモリ制御器１９の制御により、メモリ１８が同期信号に応答してデジタル化基準データ２２を出力する。 - 特許庁 - A memory 17 writes the output Es(t) of the control element 3, and a memory 18 writes the output of error Ee(t).
メモリ１７は制御要素３の出力Ｅｓ（ｔ）を書き込み、メモリ１８は誤差Ｅｅ（ｔ）の出力を書き込む。 - 特許庁 - This system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.
本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁 - The special effect apparatus comprises a frame memory 3, a memory controller 5, a read address control circuit 9, a shadow calculation section 13 and a composite circuit 15.
フレームメモリ３、メモリコントローラ５、読出アドレス制御回路９、シャドウ演算部１３および合成回路１５を備える。 - 特許庁 - To provide an electronic control device that memory efficiency in a non-volatile memory is high and a burden of software can be lightened.
不揮発性メモリにおけるメモリ効率が高く、ソフトの負担を軽減できる電子制御装置を提供すること。 - 特許庁 - A sequence 62 and a waveform memory control circuit 64 read the data sequence from the waveform memory 66 using the sequence information.
シーケンス６２と波形メモリ制御回路６４は、シーケンス情報を用いて波形メモリ６６からデータ列を読み出す。 - 特許庁 - To conceal from a third party an authentication action established between a semiconductor memory card and a memory card control device.
半導体メモリカードとメモリカード制御装置との間で認証行為が行なわれていることを、第三者から隠蔽する。 - 特許庁 - To provide a memory control technology for rewriting only a required part even of a memory with a large bus width at high speed.
バス幅の広いメモリであっても、必要な部分のみを高速に書き換えるためのメモリ制御技術を提供する。 - 特許庁 - A reading/writing control part 132 notifies a memory state decision part 131 of the number of times of rewrite to a nonvolatile memory 140.
読み書き制御部１３２は、不揮発性メモリ１４０への書き換え回数をメモリ状態判断部１３１へ通知する。 - 特許庁 - WRITE CONTROL METHOD OF NONVOLATILE MEMORY PROVIDED IN MEDIUM PROCESSOR, MEDIUM PROCESSOR AND NONVOLATILE MEMORY WRITING SYSTEM
メディア処理装置に備えられた不揮発性メモリの書込み制御方法、メディア処理装置及び不揮発性メモリ書込みシステム - 特許庁 - The data memory failure judging means judges whether the variable control constant data written in the data memory is normal or failed.
データメモリ異常判定手段は、データメモリに書き込まれた可変制御定数データが正常か異常かを判定する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
