「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 38 39 40 41 42 43 44 45 46 .... 274 275 次へ＞- To write supervisory control information into a shared memory by way of the synchronization of operation system supervisory control unit in conjunction with writing of supervisory control information into the operation system internal memory in the unit nearly simultaneously when duplexing the supervisory control with the provision of the supervisory control units for the operation system and a standby system and a shared memory for the synchronization.
運用系，待機系の監視制御ユニットと同期化用の共有メモリとを備えて監視制御を二重化する際に、運用系監視制御ユニットの同期化による共有メモリへの監視制御情報の書込みを、ユニット内の運用系内部メモリへの監視制御情報の書込みに連動してほぼ同時に行う。 - 特許庁 - The main control portion 15 acquires respective control voltages corresponding to the desired frequency by referring to the memory portion and outputs the control voltages to the galvano-scanner control portion 17.
主制御部１５は、記憶部を参照して所望の周波数に対応する各制御電圧を取得し、該制御電圧をガルバノスキャナ制御部１７に出力する。 - 特許庁 - To provide a buffer circuit and its control method which perform buffering of data between a synchronous circuit and an asynchronous circuit: and to provide an interface circuit and its control method which performs data transfer control between the synchronous memory circuit and asynchronous circuit being used for the buffer circuit and its control method.
同期式回路と、非同期式回路との間のデータのバッファリングを行うバッファ回路及びその制御方法の提供を目的とする。 - 特許庁 - Furthermore, in order to prevent the refitting of the nonvolatile memory 4 after the removal from being forgotten since the nonvolatile memory 4 is made detachable, the control part 3 stops combustion control and gives the alarm by a remote control 5 in case the nonvolatile memory 4 is not fitted.
また、不揮発性メモリー４を着脱自在とした事により、取り外したまま取り付け忘れがないように、不揮発性メモリー４が未装着の場合は、制御部３は燃焼制御を停止させると共に、リモコン５で報知を行う。 - 特許庁 - The flash memory system includes a plurality of control units which independently control a plurality of channel units each including at least two flash memory chips, wherein a control unit of each channel programs page data in connected flash memory chips by an interleave system.
それぞれが少なくとも２個のフラッシュメモリチップを具備する複数個のチャンネル部を独立的に制御する複数個の制御部を備え、各チャンネル部の制御部は、連結されたフラッシュメモリチップにページデータをインターリーブ方式でプログラムするフラッシュメモリシステムである。 - 特許庁 - A memory cell group which has a plurality of memory cells MC including a floating gate and a control gate and in which current paths of a plurality of memory cells MC are connected in series is formed.
浮遊ゲートと制御ゲートとを含むメモリセルＭＣを複数有し、複数のメモリセルＭＣの電流通路が直列に接続されたメモリセル群が形成されている。 - 特許庁 - The memory control part of the graphic processor reads image relevant data related with the task from a graphic memory in a step S4, and makes the image relevant data retreat to a main memory in a step S6.
グラフィックプロセッサのメモリ制御部はステップＳ４において、当該タスクに関連した画像関連データをグラフィックメモリから読出し、ステップＳ６においてメインメモリへ退避させる。 - 特許庁 - To provide a band memory control method hardly causing a state of deficient memory capacity by optically controlling a band memory.
本発明はバンドメモリの制御を最適に行い、メモリ不足の状況を極力起こりにくくすることができるバンドメモリ制御方法を提供することを目的とする。 - 特許庁 - One or a plurality of semiconductor elements 5a constituting a memory chip(s), as well as a control chip 5b for controlling the memory chip(s), are fixed to the substrate to form a memory card.
基板２には、メモリーチップを構成する１又は複数の半導体素子５ａと、メモリーチップを制御するコントロールチップ５ｂが固定されてメモリーカードが構成されている。 - 特許庁 - The memory control unit 2 is configured to set the memory 3 in a normal mode or power-saving standby mode by controlling the memory 3 accessed by a plurality of devices (8 to 10).
複数の機器（８〜１０）からアクセスされるメモリ３を制御し、メモリ３を通常モード又は省電力待機モードに設定するように構成してあるメモリ制御装置２。 - 特許庁 - The control unit 21 allows a user to freely use the high-speed internal memory 17 and the large-amount external memory 6 by specifying the memory address ϕa.
このメモリ制御ユニット２１であると、メモリアドレスφａを指定することにより、ユーザは任意に、高速な内部メモリ１７と、大容量の外部メモリ６を使うことができる。 - 特許庁 - The memory managing device comprises a data memory 3 composed of a RAM or the like, a link list memory 5, and an address control part 4 arranged and connected to between both the memories 3 and 5.
メモリ管理装置１は、ＲＡＭ等より成るデータメモリ３、リンクリストメモリ５及びこれら両メモリ３、５間に配置接続されたアドレス制御部４で構成される。 - 特許庁 - The semiconductor memory 100, which is a cache DRAM, is provided with a main memory (a DRAM) 10, a cache memory (a SRAM) 11 and a control circuit 25 which controls cache operations.
キャッシュＤＲＡＭである半導体記憶装置１００は、メインメモリ（ＤＲＡＭ）１０と、キャッシュメモリ（ＳＲＡＭ）１１と、キャッシュ動作を制御するための制御回路２５とを備える。 - 特許庁 - The image inspection device 100 includes an image data inputting part 210, a control part 220, an application memory part 270, a set value memory part 272 and a template memory part 274.
検査装置１００は、画像データ入力部２１０と、制御部２２０と、アプリケーション記憶部２７０と設定知己億部２７２とテンプレート記憶部２７４とを含む。 - 特許庁 - A control circuit of a memory array device that has one or two related memory cells includes a true bitline connected to one or two memory cells and a complementary bitline.
関連した１つまたは複数のメモリ・セルを有するメモリ・アレイ・デバイスの制御回路は、１つまたは複数のメモリ・セルに結合された真ビットラインおよび相補ビットラインを含む。 - 特許庁 - A memory access control circuit 11 receives memory bus using requests from the MPU 1, an I/O 3 and a stand-by memory 9 and provides use permission to these devices so as not to collide with each other.
メモリアクセス制御回路１１は、ＭＰＵ１、Ｉ／Ｏ３及び予備系のメモリ９からの、メモリバスの使用要求を受け、衝突しないように、それらに使用許可を与える。 - 特許庁 - A memory control part 25 sets the first memory bank in a refreshing area for performing refreshing and sets the second memory bank in a non-refreshing area for stopping refreshing.
そして、メモリ制御部２５は、第１のメモリバンクをリフレッシュを行うリフレッシュ領域に設定するとともに、第２のメモリバンクをリフレッシュを停止する非リフレッシュ領域に設定する。 - 特許庁 - The control part increases or decreases the memory data in the first memory area when the medals are received, consumed or gained and gets the count exceeding the limit value stored into the second memory area.
制御部は、メダルの受付、消費、獲得があったとき、第１記憶領域の記憶データを増減し、制限値を越える数量は第２記憶領域に記憶させる。 - 特許庁 - To provide an information processing system provided with a cache memory device and key control protection for a main memory device with a main memory key, which can increase in data access efficiency.
キャッシュ装置を有し、主記憶キーによるキー制御保護が提供される情報処理装置において、データアクセスの性能を向上させることが課題である。 - 特許庁 - The cache control part 119 receives a memory response inhibition signal 201 from a defective address detecting device 5, accesses a cache data memory 112, and writes or read the memory, thereby outputting the result to a system bus 9.
あるメモリモジュール３１で故障が検出された場合、その故障のアドレス１００をキャッシュタグメモリ１１３に保持し、エラービット１１４に”１”を設定する。 - 特許庁 - To provide the rewriting control method of a flash memory for preventing the deterioration of a processing speed due to the data erasing time of a flash memory, and for efficiently using the flash memory.
フラッシュメモリのデータ消去時間による処理速度低下を防止し、さらにフラッシュメモリをより効率よく利用するためのフラッシュメモリの書換制御方法を提供する。 - 特許庁 - Each of the connected equipment is provided with the self-information memory 313, connected equipment memory 308, and communication pair memory 309 so that any equipment can control the other equipment.
接続する機器全てに自己情報メモリ３１３、接続機器メモリ３０８、通信ペアメモリ３０９を持たせることにより、どの機器からも他の機器を操作できるようにする。 - 特許庁 - The controller 14 includes a control part 34, a voltage applying unit 36, a memory 38, a medium data memory 40, an image memory 42, an input part 44, and a display part 46.
制御装置１４は、制御部３４、電圧印加装置３６、メモリ３８、媒体データメモリ４０、画像メモリ４２、入力部４４、及び表示部４６を含んで構成される。 - 特許庁 - To provide a memory control method of an IC card, capable of further reducing information to be controlled and effectively using the memory, when conrolling a memory area of the IC card.
ＩＣカードのメモリ領域を管理するに際し、管理すべき情報が一層低減され、メモリの有効利用を図ることができるＩＣカードのメモリ管理方法を実現する。 - 特許庁 - Each of the connected equipment includes the self-information memory 313, connected equipment memory 308, and a communication pair memory 309 so that any equipment can control the other equipment.
接続する機器全てに自己情報メモリ３１３、接続機器メモリ３０８、通信ペアメモリ３０９を持たせることにより、どの機器からも他の機器を操作できるようにする。 - 特許庁 - To provide a DRAM which selectively operates in response to auto-refreshing instruction, a memory to control this auto-refreshing, a memory system including a DRAM and a memory, and their operating method.
オートリフレッシュ命令に選別的に動作するＤＲＡＭ、それのオートリフレッシュ動作を制御するメモリ、ＤＲＡＭ及びメモリを含んだメモリシステム、そしてそれの動作方法を提供する。 - 特許庁 - This memory device is provided with an SDRAM, a flash memory and a control part for receiving commands from a host interpreting the commands, and for starting data transfer between the SDRAM and the flash memory according to the interpreted commands.
SDRAMと、フラッシュメモリと、ホストからのコマンドを受信し、解釈し、解釈されたコマンドに応じてSDRAMとフラッシュメモリの間のデータ転送を開始する制御部とを備える。 - 特許庁 - Also, the external memory control part 27 outputs the image data with the identification information stored in the internal memory 26 embedded as digital watermark information to the external memory 100.
また、外部メモリ制御部２７は、内部メモリ２６に蓄積されている識別情報が電子透かし情報として埋め込まれた画像データを外部メモリ１００へ出力する。 - 特許庁 - When no instruction to be fetched is stored in the cache memory, the cache memory decides whether or not the instruction should be fetched from an external memory according to the control signal.
フェッチされるべき命令がキャッシュメモリに記憶されていないとき、制御信号に従って、キャッシュメモリは、命令が外部メモリからフェッチされるべきかを決定する。 - 特許庁 - In this case, concerning a data read transaction, the fixture of the snoop result is not waited but the memory access request is outputted to the memory control part 11 and memory access is started.
この際、データ読み出しトランザクションについては、スヌープ結果が確定するのを待たずに、メモリ制御部１１にメモリアクセス要求を出力し、メモリアクセスを開始する。 - 特許庁 - To improve the reliability of data in a data memory in an electronic controller for transmitting control constants stored in a program memory to the data memory through a serial communication circuit.
プログラムメモリに格納された制御定数をシリアル通信回路を介してデータメモリに送信する電子制御装置において、データメモリ内のデータの信頼性を向上する。 - 特許庁 - A memory call control part 5 includes a memory cell array, where the magnified/reduced image data is stored, and controls that the magnified/reduced image data is stored into the memory cell array.
メモリセル制御部５は、拡大／縮小後の画像データが格納されるメモリセルアレイを含み、当該メモリセルアレイへの拡大／縮小後の画像データの格納を制御する。 - 特許庁 - An IC memory is provided to the keyboard and is configured so that the IC memory is mounted, when receiving a startup command of the IC memory by processing at a central control unit.
また、キーボードにはＩＣメモリが備えられ、中央制御装置での処理でＩＣメモリの起動命令を受けると、ＩＣメモリがマウントするよう構成されている。 - 特許庁 - A memory protection address management table, a memory protection management unit, a memory protection control unit and an access procedure by an identifier from a plurality of jobs to the protection management unit are provided.
メモリ保護アドレス管理テーブル、メモリ保護管理部、メモリ保護制御部と、複数のジョブからメモリ保護管理部への識別子によるアクセス手続きを有する構成である。 - 特許庁 - This semiconductor processor is provided with a plurality of memory mats (21, 22) for performing a rewriting operation by page units and memory control circuits (26, 37, 38) for controlling byte access to the memory mats.
ページ単位で書換え動作が可能にされる複数のメモリマット（２１，２２）と、前記メモリマットに対するバイトアクセス制御可能なメモリ制御回路（２６，３７，３８）とを有する。 - 特許庁 - In the case of the usual image mode, the memory control circuit 20 instructs a memory address where data written in one preceding frame is read in the same sequence to a memory circuit 19.
通常画像モードの場合、メモリ制御回路２０は、１フレーム前に書込んだデータを同じ順番で読み出せる様なメモリ・アドレスをメモリ回路１９に指示する。 - 特許庁 - SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL HAVING VERTICAL CONTROL GATE SIDEWALL AND INSULATION SPACER, AND MEMORY ARRAY FORMED BY THE METHOD
垂直制御ゲート側壁及び絶縁スペーサを有する浮動ゲートメモリセルの半導体メモリ配列を形成する自己整合方法とこれにより製造されたメモリ配列 - 特許庁 - To provide a semiconductor memory card, a data management method for a semiconductor memory card, and a database engine that enable efficient control of a nonvolatile semiconductor memory.
不揮発性半導体メモリの効率の良い制御を行うことが可能な半導体メモリカード、半導体メモリカードのデータ管理方法、及びデータベースエンジンを提供する。 - 特許庁 - To obtain a memory control circuit controlling dynamically the refreshing interval so that a memory access and refreshing do not conflict while satisfying surely the refreshing conditions of a memory element.
メモリ素子のリフレッシュ条件を確実に満たしつつ、メモリアクセスとリフレッシュ動作が競合しないようにリフレッシュ間隔を動的に制御するメモリ制御回路を得る。 - 特許庁 - To provide: a memory control device capable of reducing the possibility that wrong data are written in a memory, and assuring validity of data written in the memory; and a measuring apparatus.
誤ったデータがメモリに書き込まれる可能性を低減できるとともに、メモリに書き込まれているデータの正当性を保証できるメモリ制御装置および計量器。 - 特許庁 - The control section 11 actuates the noncontact communication memory section 25 with the access request command so that data can be transmitted/received to/from a memory 27 at the noncontact communication memory section 25.
制御部１１は、アクセス要求コマンドによって非接触通信メモリ部２５を起動し、非接触通信メモリ部２５のメモリ２７とデータ送受信可能にする。 - 特許庁 - To provide a memory device which can relieve the defective sections in other memory chips with simple and high-speed control logic circuits, and make the memory chips small.
より簡単でかつ高速な制御ロジックで、他のメモリチップの欠陥部分を救済することができ、かつメモリチップのサイズを小さすることができるメモリ装置を提供する。 - 特許庁 - To provide a memory controller, a memory module and a memory control method, allowing continuous use even when a defective area occurs in a storage device after shipping.
出荷後において記憶装置に不良領域が生じた場合でも継続して使用することができるメモリ制御装置、メモリモジュール及びメモリ制御方法の提供。 - 特許庁 - A control means (CPU 1d) in a server 1 stores, as a memory object, material data, which should be opened to the public by the server 1, in a memory space of a primary storage device (memory 1b).
サーバ１内の制御手段（ＣＰＵ１ｄ）が、サーバ１で公開する素材データを、メモリ・オブジェクトとして、一次記憶装置（メモリ１ｂ）のメモリ空間上に記憶させる。 - 特許庁 - To provide a cartridge which displays the control information in its memory, and a library device which transfer the cartridge based on the control information stored in the memory of the cartridge, and provide its control method.
カートリッジの記憶部内の制御情報を表示するカートリッジ、カートリッジの記憶部内の制御情報に基づいてカートリッジの搬送動作を行うライブラリ装置とその制御方法を提供する。 - 特許庁 - To provide a LAN relaying device in which adaptive differential read access control to a memory circuit is made possible so that stable memory access control and a flow control function of a line processing section as required can be applied.
メモリ回路の適応差分リードアクセス制御を可能とし、安定したメモリアクセス制御及び必要に応じた回線処理部のフロー制御機能が実施可能なＬＡＮ中継装置を提供する。 - 特許庁 - In a nonvolatile semiconductor memory apparatus, the apparatus is provided with an input/output means, a memory control means, a general data storing region, a pass word control means, a ciphering/deciphering means, and a verification control means.
不揮発性半導体メモリ装置において、入出力手段と、メモリコントロール手段と、一般データ格納領域と、パスワード制御手段と、暗号化・暗号解読手段と、認証制御手段とを設けた。 - 特許庁 - The CPU executes the transfer control program to transfer the rewriting control program to the random access memory, and further executes the transferred rewriting control program to write prepared data into the flash memory.
ＣＰＵは、転送制御プログラムを実行して、書換え制御プログラムを前記ランダムアクセスメモリへ転送し、さらに、転送された前記書換え制御プログラムを実行して、用意されたデータをフラッシュメモリへ書き込む。 - 特許庁 - A memory control part 14 outputs a CTR signal to a bus controller 10, when a cache is miss-hit, and the control part 12 tries to access an external bus 200, via the memory control part 14.
キャッシュがミスヒットした場合、メモリ管理部１４は、バスコントローラ１０に対しＣＴＲ信号を出力し、制御部１２は、該メモリ管理部１４を介して、エクスターナルバス２００をアクセスしようとする。 - 特許庁 - This control device comprises the nonvolatile memory 4, a nonvolatile memory 11 for initialization capable of being discriminated from the nonvolatile memory 4, and a nonvolatile memory duplicating means 5 for discriminating the nonvolatile memory 4 and the nonvolatile memory 11 for initialization, and distinguishing the duplicated data.
不揮発性メモリー４と、前記不揮発性メモリー４とは識別可能な初期化用不揮発性メモリー１１と、前記不揮発性メモリー４と前記初期化用不揮発性メモリー１１を識別して複写するデータを判別する不揮発性メモリー複写手段５を備えた制御装置としたものである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
