「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 42 43 44 45 46 47 48 49 50 .... 274 275 次へ＞- The control section 11 stores a position of data at which the write to the flush memory 16 is interrupted, and after the 2nd image data is stored completely in the RAM 15, the control section 11 starts again the write of the 1st image data to the flush memory 16.
そのため、撮影完了直後にフラッシュメモリへ画像データを書き込む必要がなくなり、短時間で次の写真を撮影することが可能となる。 - 特許庁 - IMAGE FORMING APPARATUS EQUIPPED WITH REMOVABLE EXTERNAL MEMORY AND CONTROL METHOD THEREOF
取り外し可能な外部メモリを備えた画像形成装置およびその制御方法 - 特許庁 - A semiconductor nonvolatile memory device 120 is coupled to a control device 110.
半導体不揮発性メモリ装置１２０は、制御装置１１０に結合されている。 - 特許庁 - An electronic device of the present invention has a power-saving mode in which memory operation is suspended, and includes first and second memories, a memory control unit and a central control unit.
本発明の電子機器は、メモリを停止した省電力モードを有する電子機器であって第１および第２のメモリとメモリ制御部と中央制御部とを有している。 - 特許庁 - When a memory card MC is inserted into a slot 34, a control circuit 30 of a color printer 20 acquires and analyzes graphics processing control information GC from the memory card MC.
カラープリンタ２０の制御回路３０は、スロット３４にメモリカードＭＣが差し込まれると、メモリカードＭＣから画像処理制御情報ＧＣを取得して解析する。 - 特許庁 - To realize a reduction in required area and simplification of control in a memory device.
メモリ装置における所要面積の削減と制御の簡潔化とを実現できる。 - 特許庁 - The timing between picture data transmitted and those to be displayed is controlled by using a memory write control circuit 705 and a memory read control circuit 706.
メモリ書き込み制御回路７０５およびメモリ読み出し制御回路７０６を用いて、送信されてきた画像データと表示する画像データとのタイミングを制御する。 - 特許庁 - MEMORY CONTROL APPARATUS, METHOD FOR UPDATING RELIABILITY DETERMINATION PERIOD AND DATA WRITING METHOD
メモリ制御装置、信頼性判定期間の更新方法、及びデータの書込み方法 - 特許庁 - When a memory card MC is inserted into a slot 34, a control circuit 30 of a color printer 20 acquires image output control information G1 from the memory card MC and analyzes it.
カラープリンタ２０の制御回路３０は、スロット３４にメモリカードＭＣが差し込まれると、メモリカードＭＣから画像出力制御情報ＧＩを取得して解析する。 - 特許庁 - To efficiently manage and control a memory system in a data processing system.
データ処理システムに於ける効率的なメモリシステムの管理並びに制御を実現する。 - 特許庁 - An electronic apparatus includes: a memory; a memory control circuit which, on receipt of one access request to the memory, sets a request source of the access request to the lowest priority, and accesses the memory by priority control for selecting an access request to be accepted next; and a plurality of modules which are connected to ports of the memory control circuit and send access requests.
電子機器は、メモリーと、メモリーへのアクセス要求を１回受け付けた場合に、当該アクセス要求のアクセス要求元の優先順位を最下位に設定し、次に受け付けるアクセス要求を選択する優先制御により、メモリーへのアクセスを行うメモリー制御回路と、メモリー制御回路のポートに接続され、アクセス要求を送る複数のモジュールと、を備える。 - 特許庁 - A memory control unit is arranged between the first processor and the memory, and when detecting output of the processing request and output of the state signal, executes inhibition control for inhibiting the access request from being supplied to the memory.
メモリ制御部は、第１プロセッサとメモリとの間に配置され、処理要求の出力と状態信号の出力とを検出したときに、アクセス要求のメモリへの供給を禁止する禁止制御を実行する。 - 特許庁 - To provide a split-gate type nonvolatile memory which can reduce leakage current, by relaxing the strength of an electric field generated between a control gate electrode and a memory gate electrode, wherein the control gate electrode and the memory gate electrode are arranged mutually close.
コントロールゲート電極とメモリゲート電極間に発生する電界強度を緩和してリーク電流を低減できる、コントロールゲート電極とメモリゲート電極が近接するスプリットゲート型不揮発性メモリを提供する。 - 特許庁 - A memory control section 3 extracts the traffic parameter from the higher-order management memory 4 and the lower-order management memory 5 to connect the higher-order bits and the lower-order bits, on the basis of connection information from a user parameter control(UPC)/shaper processing section 2.
メモリ制御部３は、ＵＰＣ／シェイパー処理部２からのコネクション情報に基づいて、上位管理メモリ４と下位管理メモリ５とからトラヒックパラメータを引き出し、上位ビットと下位ビットとを結合する。 - 特許庁 - A memory bank switching control program is called from a program under running at present by the generation of the memory bank switching interruption event from the switching interruption generating circuit 12 and control for memory bank switching is executed.
メモリバンク切替制御プログラムは、切替割込発生回路１２からのメモリバンク切替え割り込みイベントの発生により、現在実行中のプログラムから呼び出されてメモリバンク切替えのための制御を実行する。 - 特許庁 - When a memory control unit 30 determines that obtained behavior data is "unexpected behavior data", the memory control unit 30 stores "unexpected behavior data" once in a non-volatile memory 35, and further transmits the "unexpected behavior data" to a CAN 2.
記憶制御装置３０は、取得した挙動データが「予期せぬ挙動データ」であることを判断したときには、一旦、不揮発性メモリ３５に記憶し、さらにこの「予期せぬ挙動データ」をＣＡＮ２に送信する。 - 特許庁 - This constitution can reduce access frequency to the display memory means when writing from an interface of an outside control means such as MCU (Multipoint Control Unit) to the display memory means and when the drive means reads it from the display memory.
これにより、ＭＣＵなどの外部の制御手段とのインターフェースから表示メモリ手段への書き込み時及び駆動手段が表示メモリから読み出す時に、表示メモリ手段へのアクセス頻度を減少させる。 - 特許庁 - When the fiscal information is written in the first memory 411 by means of the fiscal control CPU 42, a memory control CPU 412 writes a first hash value corresponding to the fiscal information in the second memory 413.
フィスカル制御用ＣＰＵ４２によって、フィスカル情報が第１メモリー４１１に書き込まれる際に、メモリー制御用ＣＰＵ４１２は、フィスカル情報に対応する第１ハッシュ値の第２メモリー４１３に書き込む。 - 特許庁 - The trace back control circuit has the memory for recording data being divided into a plurality of memory regions, and a sampling control circuit for successively recording data into each memory region at a specific sampling period.
本発明は、複数のメモリ領域に分割されたデータ記録用メモリと、各メモリ領域にデータを所定のサンプリング周期で順次記録するサンプリング制御回路とを備えたトレースバック制御回路に関する。 - 特許庁 - This electronic apparatus 100 is provided with a first memory 103 for storing a device control program, a second memory 104 different from the first memory 103, and a device 102 operating in accordance with the execution of the device control program.
デバイス制御プログラムを格納するための第１メモリ１０３と、該第１メモリ１０３とは別の第２メモリ１０４と、デバイス制御プログラムの実行に従って動作するデバイス１０２とを備える電子機器１００である。 - 特許庁 - To provide a controller, an image processor, a memory image storage control method, a memory information storage control program, and a storage medium for storing memory information to a connectable/separable storage medium when a failure occurs.
本発明は、不具合の発生時にメモリ情報を接離可能記憶媒体に保存する制御装置、画像処理装置、メモリ情報保存制御方法、メモリ情報保存制御プログラム及び記憶媒体に関する。 - 特許庁 - The static memory part SM is connected so as to receive a memory control signal independent of the scan signal and is controlled by the memory control signal so as to drive the display pixel PX in accordance with the held display signal.
特に、スタティックメモリ部ＳＭは走査信号とは独立なメモり制御信号を受け取るよう接続され、保持した表示信号に対応して表示画素ＰＸを駆動するようメモり制御信号により制御される。 - 特許庁 - An embedded control device read-outs fixed-value data stored in a read-only memory to expand the fixed-value data into a random access memory, refers to the fixed-value data on the random access memory to execute control action.
本発明に係る組込制御装置は、読取専用メモリに格納されている固定値データを読み出して読書両用メモリに展開し、読書両用メモリ上の固定値データを参照して制御動作を実行する。 - 特許庁 - The remote controller 100 has: a touch panel 310; a control circuit 320; a memory 342 for screen display; a memory 344 for setting data; a memory 346 for control data; an infrared transmitting part 350 and a battery 360.
リモコン装置１００は、タッチパネル３１０と、制御回路３２０と、画面表示用メモリ３４２と、設定データ用メモリ３４４と、制御データ用メモリ３４６と、赤外線発信部３５０と、電池３６０とを備える。 - 特許庁 - A memory control device mounts caches of the same number or integral multiple of a memory bank such as SDRAM, distributes an access of a master to the caches concurrently and simultaneously by a bus matrix, and schedules a cache access optimum for the memory bank to control the cache access.
ＳＤＲＡＭなどメモリバンクと同数もしくは整数倍のキャッシュを搭載し、バスマトリクスによってマスターのアクセスを並列かつ同時にキャッシュに分配し、メモリバンクに最適なキャッシュアクセスをスケジューリングし制御する。 - 特許庁 - To provide a control circuit having a transfer function of a control program and a nonvolatile memory for transferring the control program capable of extremely easily, promptly and surely transferring a control program to the nonvolatile memory which is already mounted on the control circuit.
既に制御回路に搭載された不揮発性メモリに対して、極めて容易かつ迅速であると共に確実に制御プログラムを転送することができる制御プログラムの転送機能を有する制御回路および制御プログラムの転送用不揮発性メモリを提供する。 - 特許庁 - A non-volatile semiconductor memory has memory cells 100 having first and second MONOS memory cells controlled by a word gate and a control gate, and a memory cell array region in which a plurality of memory cells are arranged in the direction of A and B.
不揮発性半導体記憶装置は、ワードゲートと、コントロールゲートにより制御される第１，第２のＭＯＮＯＳメモリセルとを有するメモリセルを１００、第１及び第２の方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁 - To increase a speed of writing to a nonvolatile memory by reducing the number of control memories within a memory controller in a nonvolatile storage device and also reducing the number of wirings of a memory bus connecting the memory controller and the nonvolatile memory.
不揮発性記憶装置においてメモリコントローラ内の制御メモリを削減すると共に、メモリコントローラと不揮発性メモリを結ぶメモリバスの配線数を少なくし、ひいては不揮発性メモリへの書き込み速度を向上させることを目的とする。 - 特許庁 - This image processor is provided with a frame memory 102 having a plurality of memory parts A to D and a memory control part 103 for respectively controlling each of the memory parts A to D, and allocates pixel data that correspond to horizontally and vertically adjacent pixels to respectively different memory parts.
複数のメモリ部Ａ〜Ｄを有するフレームメモリ１０２と、各メモリ部Ａ〜Ｄのそれぞれを制御するメモリ制御部１０３とを設けて、横方向および縦方向に隣り合う画素に対応する画素データを、それぞれ異なるメモリ部に割り当てる。 - 特許庁 - The television control section 28 stores the control instruction to the memory 30 and executes the control instruction to control a television reception section 26, for example, when a time or the like described in the control instruction comes.
テレビジョン制御部２８は、制御命令をメモリ３０に保存させ、例えば当該制御命令に記述された時間等になった時に、その制御命令を実行してテレビジョン受信部２６を制御する。 - 特許庁 - By a system control means 100, an audio data memory control means 16 and a displaying data memory control means 19 are synchronistically controlled based on the management data obtained from a management data memory means 15 through a management data memory control means 14, and the displaying data corresponding to the audio data are outputted in parallel to the output of the audio data.
システム制御手段１００は、管理データメモリ制御手段１４を介して管理データメモリ手段１５から得た管理データに基づいて音声データメモリ制御手段１６と表示用データメモリ制御手段１９とを同期的に制御して、音声データの出力に並行してその音声データに対応する表示用データを出力させる。 - 特許庁 - A start memory display control means (a presentation control device 300) performing display control of a start memory display 41b corresponding to a start memory stored in a start winning storage means (a game control device 100) is capable of carrying out the union of a plurality of start memory displays 41b based on the establishment of predetermined conditions.
始動入賞記憶手段（遊技制御装置１００）に記憶されている始動記憶に対応する始動記憶表示４１ｂの表示制御を行う始動記憶表示制御手段（演出制御装置３００）が、所定条件の成立に基づいて、複数の始動記憶表示４１ｂの合体を実行可能であるようにする。 - 特許庁 - The method includes selecting one of the nonvolatile memory controller and the volatile memory via shared control signals of the shared interface, wherein the shared control signals are issued to the nonvolatile memory controller and the volatile memory.
共通化インターフェースの共通化された各制御信号を介して、非揮発性メモリコントローラ、および揮発性メモリの一方を選択することを含み、上記共通化された各制御信号は、非揮発性メモリコントローラ、および揮発性メモリに対して出力される。 - 特許庁 - The memory controller is configured to generate a plurality of control signals to access to the memory, and to adjust timing among the plurality of control signals to change the memory access speed as a function of a parameter which relates to an operation of the memory system.
メモリ・コントローラは、メモリをアクセスするために複数の制御信号を発生させるため、そして、メモリ・システムの動作に関係するパラメータの関数としてメモリ・アクセス速度を変更するために複数の制御信号間のタイミングを調節するために構成される。 - 特許庁 - The memory module includes the flash memory, the SDRAM, a control circuit for controlling each access of the flash memory and SDRAM, and transferring data stored in the SDRAM to the flash memory according to store instructions from the outside, and a plurality of input/output terminals connected to the control circuit.
フラッシュメモリと、ＳＤＲＡＭと、フラッシュメモリ及びＳＤＲＡＭの夫々のアクセスを制御し、外部からのストア命令に従って、ＳＤＲＡＭに記憶されるデータをフラッシュメモリに転送するための制御回路とそれに結合された複数の入出力端子を含む。 - 特許庁 - The A/D conversion control part 11 controls a memory switching control part 12 when receiving a triangular wave of UP/DOWN switching signal from the triangular wave generation part 2, and switches a memory for storing an A/D conversion data between a memory a13 and a memory b14.
一方、Ａ／Ｄ変換制御部１１は、三角波発生部２から三角波のＵＰ／ＤＯＷＮ切替信号を受けると、メモリ切替制御部１２を制御し、Ａ／Ｄ変換データを記憶するメモリをメモリａ１３とメモリｂ１４との間で交互に切替る。 - 特許庁 - A nonvolatile storage apparatus has a memory array and a control circuit, the memory array has a plurality of memory transistors of which the threshold voltages can be changed electrically, the control circuit makes one memory transistor be able to store a logic value of a quaternary or more by the change of the threshold voltage.
不揮発性記憶装置は、メモリアレイと制御回路を有し、メモリアレイは、電気的に閾値電圧を変更可能にされる複数のメモリトランジスタを有し、制御回路は、閾値電圧の変更によって１個のメモリセルトランジスタに４値以上の論理値を記憶可能とする。 - 特許庁 - An imaging device drive system comprises an image pickup device 30, a DRAM 12, a timing control unit 17, and a memory control unit 21.
撮像素子駆動システムは、撮像素子３０、ＤＲＡＭ１２、タイミング制御部１７、およびメモリ制御部２１を備える。 - 特許庁 - A control section 170 is provided with at least a memory 174a, a control IC 174, and an ignition plug driving circuit 175.
制御部１７０には、メモリ１７４ａと制御ＩＣ１７４と点火プラグ駆動回路１７５とを少なくとも備える。 - 特許庁 - A control section generates a control signal responding to a bank activation command enabling a memory bank and a bank activation signal.
制御部はメモリバンクをイネーブルさせるバンク活性命令及びバンク活性信号に応答して制御信号を発生する。 - 特許庁 - A buffer state recognizing means 23 recognizes the buffer state from contents of the control side notice information control memory 22.
バッファ状態認識手段２３は、制御側通知情報管理メモリ２２の内容からバッファ状態を認識する。 - 特許庁 - The console panel 10 is provided with a memory for storing the opening extent of the flow rate control valve 5 after the flow rate control.
この操作盤１０には、流量調整した後の流量調整弁５の開度を記憶するメモリが設けられる。 - 特許庁 - The control circuit block of the memory device is constituted so as to include an address control circuit including an address transition detecting means.
メモリ装置の制御回路ブロックは、アドレス遷移検出手段を含むアドレス制御回路を含んで構成される。 - 特許庁 - A reset control means is provided to a memory control circuit, equipped with an address hold circuit having an reset input.
リセット入力を有するアドレス保持回路を備える不揮発性メモリへのメモリ制御回路に、リセット制御手段を設ける。 - 特許庁 - To achieve a system memory control device for connecting a control signal and an address signal through a common bus.
制御信号およびアドレス信号を共通バスを介して接続することができるシステムメモリ制御装置を実現する。 - 特許庁 - A selecting circuit 32 selects these data read from each memory 30 by the control of a write control circuit 31.
選択回路３２は、書込み制御回路３１の制御により、各メモリ３０から読み出されたこれらのデータを選択する。 - 特許庁 - The control circuit performs operation control corresponding to the command by executing a program stored in a program memory.
制御回路は、プログラムメモリに格納されたプログラムを実行することにより前記コマンドに対応した動作制御を行う。 - 特許庁 - A display buffer 112 stores the read image data for display under the control of the memory control section 111.
表示用バッファ１１２は、メモリ制御部１１１の制御の下で読み出された表示用の画像データを格納する。 - 特許庁 - In a writing control circuit, a protect circuit 20 is arranged on a line to apply a writing control signal to a memory 12 from a CPU 10.
ＣＰＵ１０からメモリ１２へ書き込み制御信号を供給するラインには、プロテクト回路２０が配置されている。 - 特許庁 - The control circuit 4 includes a microprocessor or the like having a memory. An output 14 of the control circuit 4 is input to the modem 5.
制御回路４はメモリを有するマイクロプロセッサ等で構成され、その出力１４はモデム５に入力される。 - 特許庁
