「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 37 38 39 40 41 42 43 44 45 .... 274 275 次へ＞- MEMORY CELL USING GATE CONTROL DIODE AND ITS USAGE, SEMICONDUCTOR STRUCTURE
ゲート制御ダイオードを使用するメモリ・セルおよびこれの使用方法、半導体構造 - 特許庁 - CURRENT CONTROL CIRCUIT AND SEMICONDUCTOR MEMORY OF PACKET SYSTEM PROVIDED WITH THIS CIRCUIT
電流制御回路及びこれを備えたパケット方式の半導体メモリ装置 - 特許庁 - NONVOLATILE SEMICONDUCTOR MEMORY, ITS CONTROL METHOD, AND SEMICONDUCTOR DEVICE USING IT
不揮発性半導体メモリ、その制御方法、およびそれを用いた半導体装置 - 特許庁 - EXTERNAL MEMORY CONTROL DEVICE AND DATA DRIVEN TYPE INFORMATION PROCESSOR COMPRISING THE SAME
外部メモリ制御装置およびそれを含んだデータ駆動型情報処理装置 - 特許庁 - MEMORY CONTROL DEVICE AND METHOD, IMAGE DATA PROCESSOR, RECORDING MEDIUM, AND PROGRAM
メモリ制御装置および方法、画像データ処理装置、記録媒体、並びにプログラム - 特許庁 - Thus, the capacity of the storage control part cache memory 64 is suppressed.
これにより、記憶制御部キャッシュメモリ６４の容量を抑制することができる。 - 特許庁 - To perform more complicated control by using direct memory access.
ダイレクトメモリアクセスを用いて、より複雑な制御を行なうことができるようにする。 - 特許庁 - This memory device has a memory 3, an access control part 2 for controlling access to the memory 3, and a plurality of different kind access request parts 12, 13, 4, and 5 for requesting the access to the memory 3.
メモリ装置は、メモリ３と、メモリ３についてのアクセスを制御するアクセス制御部２と、メモリ３についてのアクセスを要求する異なる種類の複数のアクセス要求部（１２、１３、４、５）とを備える。 - 特許庁 - To provide a memory controller which can improve throughput in a flash memory system using a plurality of flash memories, the flash memory system equipped with the memory controller, and a control method of flash memories.
複数のフラッシュメモリを用いたフラッシュメモリシステムで、処理効率を向上させることができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供する。 - 特許庁 - To provide a memory load control system capable of starting processing without waiting for the latency of memory access, reducing a memory load, and improving memory throughput and the performance of the entire system.
メモリアクセスのレイテンシを待つことなく処理を開始可能とし、メモリの負荷の軽減とメモリのスループット向上とを図ることを可能とし、システム全体の性能を向上可能なメモリロード制御システムを提供する。 - 特許庁 - The nonvolatile semiconductor memory device includes: a memory cell array 1 including memory cells MC of which the set state and reset state are transferrable and memory cells MC which are fixed to the permanent state; and a control circuit.
不揮発性半導体記憶装置は、セット状態及びリセット状態の遷移が可能なメモリセルＭＣと、パーマネント状態に固定されたメモリセルＭＣとを含むメモリセルアレイ１と、制御回路とを備える。 - 特許庁 - To reduce package size furthermore in an MCP semiconductor memory device where a stacked memory chip consisting of a plurality of stacked memory chips and a memory control chip are juxtaposed on a substrate.
積層された複数のメモリチップからなる積層メモリチップとメモリコントロールチップとを基板上に並置した構成のＭＣＰ型半導体メモリ装置において、パッケージサイズの更なる小面積化を実現する。 - 特許庁 - To provide a memory medium storage box and memory medium storage system which are capable of storing a plurality of information memory media, are easy to control the information memory media, and enables implement cost reduction.
複数の情報記憶媒体を収容でき、情報記憶媒体の管理が容易であり、また、コスト削減することができる記憶媒体収納ボックス及び記憶媒体収納システムを提供する。 - 特許庁 - A nonvolatile semiconductor memory device 1 includes a memory cell array 10 having a plurality of memory cells capable of storing multiple bits, a plurality of bit lines connected to the memory cell array 10, and a control circuit 19.
不揮発性半導体記憶装置１は、複数ビットを記憶可能なメモリセルを複数個有するメモリセルアレイ１０と、メモリセルアレイ１０に接続された複数のビット線と、制御回路１９とを含む。 - 特許庁 - To provide a nonvolatile memory cell capable of electrically obtaining operation of a nonvolatile memory in simple structure by means of an organic transistor, nonvolatile memory and control method of the nonvolatile memory cell.
有機トランジスタにより簡単な構造で電気的に不揮発性メモリの動作が得られる不揮発性記憶素子及び不揮発性メモリ並びに不揮発性記憶素子の制御方法を提供する。 - 特許庁 - In electronic equipment incorporating a flash memory 2, this equipment is provided with an auxiliary non-volatile memory 10 for recording the information of a bus for connecting the flash memory 2 and a control part for controlling that memory at prescribed timing.
本発明は、フラッシュメモリを内蔵する電子機器において、フラッシュメモリとそれを制御する制御部とを接続するバスの情報を、所定のタイミングで記録する補助不揮発性メモリを有する。 - 特許庁 - A nonvolatile semiconductor memory device of one embodiment comprises: a memory cell array having a NAND cell unit, to which a plurality of memory cells are connected in series, and having the control gates of the plurality of memory cells connected to respective word lines; and a control circuit.
一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルが直列接続されたＮＡＮＤセルユニットを有し、複数のメモリセルの制御ゲートがそれぞれワード線に接続されたメモリセルアレイと、制御回路とを備える。 - 特許庁 - In this case, the memory control units 91 and 93 output an inhibiting signal to the set-top box 1 to inhibit access to the EDID memory 27 until the completion of an operation of storing the control data from the EDID memory 8 into the EDID memory 27.
この場合、メモリ制御ユニット９１，９３は、ＥＤＩＤメモリ８からＥＤＩＤメモリ２７に制御データを記憶する動作が完了するまで、禁止信号をセットトップボックス１に出力し、ＥＤＩＤメモリ２７にアクセスするのを禁止する。 - 特許庁 - To provide a flash memory control device that can inherit existing firmware resources without any modifications to an interface with firmware connected to the flash memory control device even when the internal block and page configurations of flash memory are changed with a memory capacity expansion.
メモリ容量拡大に伴うフラッシュメモリ内部のブロック構成やページ構成変更時にも、フラッシュメモリ制御装置と接続するファームウェアとのインターフェースを変更せず、既存ファームウェア資源を継承可能なフラッシュメモリ制御装置を提供する。 - 特許庁 - To solve the disadvantage that, although virtual memory control can improve memory use efficiency, in an image processing apparatus with a plurality of processors, a load concentrates at a CPU performing the virtual memory control, and page mapping delays memory access to pose a fault in real time processing.
仮想メモリ制御を行うとメモリ利用効率を改善できるが、複数のプロセッサを有する画像処理装置では、仮想メモリ制御を行うＣＰＵに負荷が集中し、ページマッピングの為にメモリアクセスに遅れが生じてリアルタイム処理の障害になる。 - 特許庁 - To secure free space in a memory module unit and save the power consumption by stopping power supply by the unit of the memory module unit to decrease power consumption by adding a function to control the amount of memory use and a function to control power supply by the unit of the memory module.
メモリの使用量の抑制をする機能、および、メモリモジュール単位で給電を制御するための機構を追加することにより、メモリモジュール単位の空き領域を確保し、メモリモジュール単位で給電を停止して消費電力を低減する。 - 特許庁 - To reduce a circuit size by reducing performance deterioration of a CPU to shorten an access cycle to a memory, if two or more access sources to the memory exist, in a memory access control circuit capable of performing access control to the memory.
メモリへのアクセス制御を行うことが可能なメモリアクセスコントロール回路において、メモリへのアクセス元が複数存在する場合は、ＣＰＵのパフォーマンスの低下を低減させることにより、メモリへのアクセスサイクルを低減し、回路規模を削減する。 - 特許庁 - The memory control part 8 holds the data without reading them until an instruction of READ is issued from the main control part 13.
メモリ制御部８は、メイン制御部１３からＲＥＡＤの指示が出るまでデータを読み出さず保持する。 - 特許庁 - A memory charge circuit comprises a read-out charge control circuit controlled by a read-out control signal and an address value.
メモリチャージ回路は、読出し制御信号及びアドレス値によって制御される読出しチャージ制御回路を含む。 - 特許庁 - A control parameter obtained in time series from a control unit 2 is temporarily recorded in a random access memory 8.
制御ユニット２から時系列的に取得した制御パラメータがランダムアクセスメモリ８に一時的に記録される。 - 特許庁 - The refresh control section generates a refresh control signal for refreshing a memory cell responding to a refresh pulse.
リフレッシュ制御部は、リフレッシュパルスに応答してメモリセルをリフレッシュするためのリフレッシュ制御信号を発生する。 - 特許庁 - An initial calibration control part CC in a flash memory control part FMC is a starting point for the AFE initial calibration.
フラッシュメモリー制御部ＦＭＣ中の初期較正制御部ＣＣがＡＦＥの初期較正の起点となる。 - 特許庁 - The main and slave system control units 12 and 13 are provided with a dual port memory 14 and a control arithmetic unit 15, respectively.
主系及び従系の制御ユニット１２，１３は、それぞれデュアルポートメモリ１４と制御演算ユニット１５を有する。 - 特許庁 - A control circuit 21 instructs a usual image mode or an upside down image mode to a memory control circuit 20.
制御回路２１はメモリ制御回路２０に対して通常画像モードか上下反転画像モードかを指示する。 - 特許庁 - To provide a memory control apparatus and a mask timing control method, which allow to surely receive read data.
リードデータの受信を確実に行うことができるメモリ制御装置とマスクタイミング制御方法を提供する。 - 特許庁 - The control circuit prohibits operation of a memory core in accordance with a command control signal at the time of activation of a mask signal.
制御回路は、マスク信号の活性化時に、コマンド制御信号に応じるメモリコアの動作を禁止する。 - 特許庁 - The control device 100 applys the initial voltage corresponding to the initial value to the shape memory alloy, when starting the control.
制御装置（１００）は、制御開始時に、初期値に対応した初期電圧を形状記憶合金に印加する。 - 特許庁 - A device body control section 2 and a memory access control section 3 transmit and receive data by serial data communication.
装置本体制御部２とメモリアクセス制御部３とはシリアルデータ通信によってデータの送受信を行なう。 - 特許庁 - A digital camera has an imaging device 30, an analog gain control section 20, a microcomputer control section 15, and a memory section 16.
デジタルカメラは撮像素子３０、アナログゲイン制御部２０、マイコン制御部１５、およびメモリ部１６を有する。 - 特許庁 - To provide a memory control apparatus capable of improving reliability of data utilized at each control.
各種制御に使用されるデ−タの信頼性を向上させることができる記憶制御装置を提供すること。 - 特許庁 - PREFETCHING CONTROL DEVICE, AND PREFETCHING CONTROL METHOD AND PROGRAM FOR CONTROLLING PREFETCHING OF DATA TO TEMPORARY MEMORY OF PROCESSOR
先読み制御装置、プロセッサの一時記憶装置へデータの先読みを制御する先読み制御方法およびプログラム - 特許庁 - DISPLAY CONTROLLER, MEMORY TYPE DISPLAY DEVICE, INFORMATION PROCESSOR, AND CONTROL METHOD AND CONTROL PROGRAM FOR DISPLAY CONTROLLER
表示制御装置、メモリ型表示装置、情報処理装置、表示制御装置の制御方法および制御プログラム - 特許庁 - A flash memory 4 stores the operation control program of the air conditioner 12 and the operation control program of the audio apparatus 13.
フラッシュメモリ４は、エアコン１２の操作制御プログラムとオーディオ機器１３の操作制御プログラムを格納する。 - 特許庁 - The timing control unit 17 outputs an imaging device drive signal to an imaging device 30 and the memory control unit 21.
タイミング制御部１７は撮像素子駆動信号を撮像素子３０とメモリ制御部２１とに出力する。 - 特許庁 - A read control section 141 controls reading from the delay memory 133a, 133b in accordance with the delay control information.
読出制御部１４１は、遅延制御情報に応じて遅延メモリ１３３ａ，１３３ｂの読み出しを制御する。 - 特許庁 - To provide a numerical control device, a control program, and a memory device which can certainly reduce a tool replacement cycle.
工具交換サイクルを確実に短縮できる数値制御装置、制御プログラム及び記憶媒体を提供する。 - 特許庁 - IMAGE FORMING APPARATUS, CONTROL METHOD THEREFOR, AND COMPUTER READABLE MEMORY MEDIUM STORING CONTROL PROGRAM THEREFOR
画像形成装置、その制御方法、及びその制御プログラムを格納したコンピュータにより読み取り可能な記憶媒体 - 特許庁 - Relationship between the sensor output values and a combustion heating value is applied to a control data storage memory 21 as control data.
制御データ格納メモリ２１にはセンサ出力値と燃焼熱量との関係を制御データとして与える。 - 特許庁 - INK JET RECORDING APPARATUS, DRIVE CONTROL METHOD THEREFOR, CONTROL PROGRAM AND COMPUTER READABLE MEMORY MEDIUM
インクジェット記録装置およびその駆動制御方法、並びに制御プログラムおよびコンピュータ読み取り可能な記憶媒体 - 特許庁 - A memory control circuit includes a data buffer, a command division circuit, a burst length table, and a burst timing control circuit.
メモリ制御回路は、データバッファとコマンド分割回路とバースト長テーブルとバーストタイミング制御回路とを具備する。 - 特許庁 - SHARED MEMORY TYPE VECTOR PROCESSING SYSTEM, ITS CONTROL METHOD AND STORAGE MEDIUM FOR STORING THE CONTROL PROGRAM OF VECTOR PROCESSING
共有メモリ型ベクトル処理システムとその制御方法及びベクトル処理の制御プログラムを格納する記憶媒体 - 特許庁 - A performance analysis means 101B in a performance control means analyzes the performance control commands transmitted from the game control means and a starter prize winning memory display control means 101C executes a display control of the starter prize winning memory based on the performance control commands.
演出制御手段におけるコマンド解析手段１０１Ｂは、遊技制御手段から送信された演出制御コマンドを解析し、始動入賞記憶表示制御手段１０１Ｃは、演出制御コマンドにもとづいて始動入賞記憶の表示制御を実行する。 - 特許庁 - When a card operating unit 25 is set with a memory card 29 in which a gradation control table is written, a control means 21 reads out the gradation control table from the memory card 29 and writes the gradation control table in the memory means 28 of a printer 27.
制御手段２１は、カード操作装置２５に階調制御用テーブルが書き込まれたメモリカード２９がセットされた場合には、このメモリカード２９から階調制御用テーブルを読み込み、読み込んだ階調制御用テーブルを印画装置２７のメモリ手段２８に書き込む。 - 特許庁 - This semiconductor device (100) for an IC card has a memory card interface control circuit (160) which performs input/output control with an external memory card in addition to an input/output interface control circuit (120) which performs input/output control with the outside, and the semiconductor device (100) has a host function of a memory card.
ＩＣカード用半導体装置（１００）は、外部との間で入出力制御を行う入出力インタフェース制御回路（１２０）の他に外部のメモリカードとの間で入出力制御を行うメモリカードインタフェース制御回路（１６０）を有し、メモリカードのホスト機能を持つ。 - 特許庁 - To reduce processing on the side of a printer body side control part by providing a memory access control part for controlling access to a nonvolatile memory based on a command supplied from the printer body side control part, between the printer body side control part and the nonvolatile memory provided on the ink cartridge side.
プリンタ本体側制御部とインクカートリッジ側に設けられた不揮発性メモリとの間に、プリンタ本体側制御部から供給される命令に基づいて不揮発性メモリへのアクセスを制御するメモリアクセス制御部を設けることで、プリンタ本体側制御部側の処理を軽減する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
