「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 30 31 32 33 34 35 36 37 38 .... 274 275 次へ＞- To provide a memory control circuit which shortens processing time at rewriting of data stored in a memory element.
記憶素子に格納されたデータの書き換えにおいて、処理時間を短縮するメモリ制御回路を提供する。 - 特許庁 - To provide a memory control circuit, which increases access speed to a memory and suppresses increase of a mounting area.
メモリに対するアクセスを高速にするとともに実装面積の増大を抑制可能なメモリ制御回路を提供。 - 特許庁 - Hierarchized menus are stored in a memory 22, and a control part 19 reads a target menu from the memory 22.
メモリ２２には、階層化されたメニューが記憶されており、制御部１９が、目的のメニューをメモリ２２から読み出す。 - 特許庁 - A memory system includes a non-volatile semiconductor storage device 18, a control unit 13, a memory 14, an extension register and a timer.
メモリシステムは、不揮発性半導体記憶装置18と、制御部13と、メモリ14と、拡張レジスタと、タイマを含んでいる。 - 特許庁 - ATTITUDE CONTROL DRIVE UNIT USING SHAPE MEMORY ALLOY AND DIAGNOSTIC METHOD OF DETERIORATED STATE OF SHAPE MEMORY ALLOY
形状記憶合金を用いた姿勢制御駆動装置及び形状記憶合金の劣化状態の診断方法 - 特許庁 - When the target block is stored in the cache memory as a result, the cache control circuit reads the block data from the cache memory.
その結果、キャッシュメモリに目的のブロックが格納されている場合には、キャッシュメモリからブロックデータを読み込む。 - 特許庁 - A control unit 20 copies update data in the memory card loaded in a memory card slot 2b to a RAM 20C.
制御部２０は、メモリカードスロット２ｂに装填されたメモリカード内の更新データを、ＲＡＭ２０Ｃにコピーする。 - 特許庁 - To provide a USB controller and a buffer memory control method for efficiently using a buffer memory.
バッファメモリを効率よく使用することができるＵＳＢコントローラ、及びバッファメモリ制御方法を提供すること。 - 特許庁 - A memory read control part 606 reads out image data of one pixel from the memory 603 synchronously with a clock signal.
メモリリード制御部６０６が、クロック信号に同期して、メモリ６０３から１画素分の画像データを読み出す。 - 特許庁 - The selection control circuit 16 is connected to a memory cell block 5, and provided for each memory cell block 5.
選択制御回路１６は、メモリセルブロック５に接続され、各メモリセルブロック５に対してそれぞれ設けられる。 - 特許庁 - Arbiter logic may control which processing unit accesses which memory section in each memory access cycle.
アービタ論理は、各メモリアクセスサイクルにおいて、どの処理装置がどのメモリセクションにアクセスするかを制御することができる。 - 特許庁 - A phase change cell memory device includes two or more phase change memory cells, an address circuit, a write driver, and a write driver control circuit.
相変化セルメモリ装置は、複数の相変化メモリセル、アドレス回路、ライトドライバ、及びライトドライバ制御回路を含む。 - 特許庁 - To control a source voltage level of a driver transistor for the unit of a memory cell column in a static semiconductor memory device.
スタティック型半導体記憶装置においてメモリセル列単位で、ドライバトランジスタのソース電圧レベルを制御する。 - 特許庁 - A DMA control circuit 4 controls DMA transfer between a flash memory 8 and a main memory 1a or 1b.
ＤＭＡ制御回路４は、フラッシュメモリ８と主メモリ１ａまたは１ｂとの間のＤＭＡ転送を制御する。 - 特許庁 - Each chip includes a memory cell array, the chip address memory, the determination part, the control signal setting part, and the chip address setting part.
各チップは、メモリセルアレイ、チップアドレスメモリ、判定部、制御信号設定部およびチップアドレス設定部を備える。 - 特許庁 - The memory control part has bank caches CACHB0 to CACHB3 corresponding to the banks of the external memory, respectively.
メモリ制御部は、外付けメモリのバンクに各々対応するバンクキャッシュＣＡＣＨＢ０〜ＣＡＣＨＢ３を有する。 - 特許庁 - The data storage 10 also includes a memory control device 3 and a nonvolatile semiconductor memory device 4.
ポータブルデータ記憶装置１０はまたメモリ制御装置３と不揮発性半導体メモリ装置４を含んでいる。 - 特許庁 - A flash memory 61 in which a control program is stored and an image memory 62 are arranged on the extended substrate 80a.
増設基板８０ａには、制御プログラムが格納されたフラッシュメモリ６１と、画像メモリ６２とが配置される。 - 特許庁 - The data from each section is processed by a control device 2 and stored in an external memory such as an IC memory card.
各部からのデータは制御装置２で処理してＩＣメモリカードのような外部記憶装置に記憶させる。 - 特許庁 - To provide a memory device which is capable of accelerating a user data write processing speed, and a memory control method.
ユーザデータの書き込み処理速度を向上することが可能なメモリ装置及びメモリ制御方法を提供する。 - 特許庁 - Video data DS of a desired video material is temporarily stored in a memory part 143 by a memory control part 142.
所望の映像素材の映像データＤＳをメモリ制御部１４２によってメモリ部１４３に一時記憶する。 - 特許庁 - To provide a memory control unit enabling setting of a memory device using redundant access paths.
本発明の記憶制御装置は、冗長構成のアクセス経路を用いて、記憶デバイスの設定を行うことができる。 - 特許庁 - To allow an information processor having a nonvolatile memory to properly perform memory management for power control.
不揮発性メモリを備える情報処理装置において、電力制御のためのメモリ管理を適切に行うこと。 - 特許庁 - A write control section 102 writes the data to the nonvolatile memory cell 103 and the volatile memory cells 104, 105.
書込み制御部１０２は、不揮発性メモリセル１０３及び揮発性メモリセル１０４、１０５にデータ書込む。 - 特許庁 - In the second control state, even if the data is written in the second memory 15, the data is not written in the first memory 14.
第２制御状態では第２メモリ１５にデータを書き込んでも第１メモリ１４にデータは書き込まれない。 - 特許庁 - A control section 1 is constituted of a CUP and a memory and controls a logic circuit synthesizing device by executing a program stored in the memory.
制御部1はCPU,メモリから構成され、メモリに記憶されたプログラムで論理回路合成装置を制御する。 - 特許庁 - A control part reads the data from the first nonvolatile memory and the second volatile memory, in response to a read-out command.
制御部１４は、読出命令に応じて第１不揮発性メモリ及び第２不揮発性メモリからデータを読み出す。 - 特許庁 - The reference data accommodation memory accommodates the reference data for the variable control constant data written in the data memory.
基準データ格納メモリはデータメモリに書き込まれる可変制御定数データに対する基準データを格納する。 - 特許庁 - According to an embodiment, a semiconductor memory device includes a memory cell 12, a dummy cell 16, a write control part, and a row decoder 13.
実施形態によれば、メモリセル１２と、ダミーセル１６と、書き込み制御部と、ロウデコーダ１３が設けられている。 - 特許庁 - FERROELECTRIC MEMORY AND CONTROL METHOD FOR ITS OPERATION, STRUCTURE OF FERROELECTRIC MEMORY CELL AND ITS MANUFACTURING METHOD
強誘電体メモリ及びその動作制御方法並びに強誘電体メモリセル構造及びその製造方法 - 特許庁 - The central processor can also give an instruction of memory card access to the memory card interface control circuit.
中央処理装置は前記メモリカードインタフェース制御回路にメモリカードアクセスの指示を与えることも可能である。 - 特許庁 - A semiconductor memory device comprises a memory cell 2, a write-back determination part 7, and a readout control part 8.
半導体記憶装置には、メモリセル２と、ライトバック判定部７と、読み出し制御部８とが設けられている。 - 特許庁 - BANK CONTROL CIRCUIT AND CACHE MEMORY DEVICE AND METHOD FOR DESIGNING CACHE MEMORY DEVICE AND METHOD FOR DESIGNING MICROPROCESSOR
バンク制御回路及びキャッシュメモリ装置、並びにキャッシュメモリ装置の設計方法及びマイクロプロセッサの設計方法 - 特許庁 - A semiconductor memory is composed of plural banks, a cannel memory 3, a data control circuit 4, and buses 21-23.
半導体記憶装置を複数のバンク、チャンネルメモリー３、データ制御回路４、バス２１〜２３とから構成する。 - 特許庁 - SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE WITH FERROELECTRIC MEMORY AND REWRITE CONTROL METHOD FOR THE FERROELECTRIC MEMORY
強誘電体メモリを備えた半導体集積回路装置及びその強誘電体メモリの書き換え制御方法 - 特許庁 - MEMORY RESOURCE ARRANGEMENT CONTROL METHOD FOR ARRANGING MEMORY RESOURCE IN VIRTUAL MACHINE ENVIRONMENT, VIRTUAL MACHINE SYSTEM, AND PROGRAM
仮想マシン環境においてメモリ資源を配置するメモリ資源配置制御方法、仮想マシンシステム及びプログラム - 特許庁 - When the memory width of image data 601 inputted into an image memory at the system control portion side is smaller than the memory width (plotter side memory width) of image data received at a plotter control portion side, the system control portion side expands a memory width secured beforehand to a fixed value at the plotter control portion ASIC side according to the image data 601 inputted into the image memory.
システム制御部側の画像メモリに入力される画像データ６０１のメモリ幅がプロッタ制御部側で受け付けられる画像データのメモリ幅（プロッタ側メモリ幅）よりも小さい場合、システム制御部側では、画像用メモリに入力される画像データ６０１に合わせて予め確保しておいたメモリ幅をプロッタ制御部ＡＳＩＣ側の固定値に拡張する。 - 特許庁 - To provide a nonvolatile memory that reduces a control memory in a memory controller; a memory controller for controlling reads and writes to the nonvolatile memory; a nonvolatile storage device having the nonvolatile memory; and a nonvolatile storage system.
メモリコントローラ内の制御メモリを削減する不揮発性メモリを提供すると共に、該不揮発性メモリへの読み書き制御を行うメモリコントローラと、該不揮発性メモリを備えた不揮発性記憶装置及び不揮発性記憶システムを提供すること。 - 特許庁 - This memory control method includes a step of starting a duplication function in a processor 125, a step of transmitting vacant data instructions from a new memory(memory B) to a processor 125 and a step of duplicating the application data from a first old memory(memory A) to the new memory.
本方法はプロセッサ１２５におけるデュプリケーション機能を起動するステップと、新メモリ（メモリＢ）からプロセッサ１２５へ空きデータ指示を送信するステップと、第１の旧メモリ（メモリＡ）から新メモリへ、アプリケーション・データを複製するステップと、を含む。 - 特許庁 - To provide a memory controller with which reliability of diagnosis for detecting failure of a flash memory and a defective block can be improved and to provide a flash memory system having the memory controller and a control method for the flash memory.
フラッシュメモリの不具合や不良ブロックを検出する診断の信頼性を向上させることができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供する。 - 特許庁 - This memory control circuit is used for an apparatus developing data stored in the nonvolatile memory to the high-speed memory and operating according to the developed data, and controls the development of the data to the high-speed memory from the nonvolatile memory.
メモリ制御回路は、不揮発性メモリに記憶されたデータを、高速メモリに展開して、展開されたデータに応じて動作する機器に用いられ、不揮発性メモリから前記高速メモリへの前記データの展開を制御する。 - 特許庁 - The main memory comprises: memory cells for holding the backup target information written in the main memory; and a control unit for, when a writing error in the memory cells occurs, determining whether the main memory reaches the end of its service life.
メインメモリは、当該メインメモリに書き込まれたバックアップ対象情報を保持するメモリセル群と、メモリセル群への書き込みエラーが発生したとき、当該メインメモリが寿命を迎えたか否かを判断する制御部とを有する。 - 特許庁 - A data transferring path is arranged between a cache memory part and a shared memory part, and data for control which are used to be stored in the shared memory part in a conventional manner are stored through the shared memory part in the cache memory part so as to be accessed.
キャッシュメモリ部と共有メモリ部との間にデータ転送のパスを設け、従来、共有メモリ部に格納していた制御用データを、共有メモリ部を介して、キャッシュメモリ部に格納してアクセスできるようにする。 - 特許庁 - To improve the controllability of a memory device which is equipped with a volatile memory (for example, SDRAM) and a non-volatile memory (for example, flash memory) from a host by allowing the host to control data transfer between the SDRAM and the flash memory.
本発明は、揮発性メモリ（例えば、SDRAM）と不揮発性メモリ（例えば、フラッシュメモリ）間のデータ転送をホストから制御可能とし、揮発性メモリと不揮発性メモリとを備えたメモリ装置のホストからの制御性を向上する。 - 特許庁 - The memory controller compares the high-priority memory access request and the low-priority memory access request, determines execution order of memory commands, and performs control to select and execute the high-priority memory access request and the low-priority memory access request according to the execution order of the memory commands.
そして、優先度の高いメモリアクセス要求と、優先度の低いメモリアクセス要求とを比較し、メモリコマンドの実行順序を決定し、メモリコマンドの実行順序に従って、優先度の高いメモリアクセス要求と優先度の低いメモリアクセス要求とを選択して実行するよう制御する。 - 特許庁 - A semiconductor device includes: a memory control part 10 which can control the external memory 61 having a plurality of banks by synchronizing it with a clock; buses connected to the memory control part; and a circuit module which is provided corresponding to the buses and can instruct memory access.
半導体装置は、複数バンクを持つ外付けメモリ６１をクロックに同期して制御可能なメモリ制御部１０と、前記メモリ制御部に接続されたバスと、前記バスに対応して設けられメモリアクセスを指示することが可能な回路モジュールとを備える。 - 特許庁 - Read-out is carried out by turning the control transistors on at both sides adjacent to the memory transistor 21, and write-in is carried out on one memory transistor of right and left memory transistors by turning the 1st control transistors on at both right and left sides of the 2nd control transistor through the other memory transistor.
メモリトランジスタに隣接する両側の制御トランジスタをオンさせて読出しを行い、第２の制御トランジスタの左右両側の第１の制御トランジスタをオンさせて左右一方のメモリトランジスタを介して他方のメモリトランジスタに書き込みを行なう。 - 特許庁 - When a memory card in which a program is stored is inserted into a memory slot, a write control part makes a control processor stop, and rewrites the program stored in a rewritable memory into a program stored in the memory card, and releases the stop of the control processor.
プログラムが格納されたメモリカードがメモリスロットに挿入されると、書き込み制御部は制御プロセッサを停止させ、書き換え可能メモリに格納されたプログラムをメモリカードに格納されたプログラムに書き換えた後、制御プロセッサの停止を解除するようにした。 - 特許庁 - A nonvolatile memory access control part 106 performs the writing control of the user data into the nonvolatile memory 111, and the writeback control of the address management information temporarily stored in the second nonvolatile memory 107 to the first nonvolatile memory 111.
不揮発性メモリアクセス制御部１０６は、ユーザデータの第１の不揮発性メモリ１１１への書込み制御、および第２の不揮発性メモリ１０７に一時記憶されているアドレス管理情報を第１の不揮発性メモリ１１１への書き戻し制御を行う。 - 特許庁 - Also, the arbitration control part 14 transfers the data from the main bus B1 to the buffer memory 13 in the case of writing data in the shared memory 13, and makes the shared memory write the data of the buffer memory 13.
また、調停制御部１４は、共有メモリ１３への書込時にはメインバスＢ１からバッファメモリ１３にデータを転送しバッファメモリ１３のデータを共有メモリに書き込ませる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
