「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 31 32 33 34 35 36 37 38 39 .... 274 275 次へ＞- The system LSI 211 has an MCU 205 which is a memory access control means having an integrated memory interface to which at least two systems of an integrated memory A 210 and an integrated memory B 212 can be connected.
システムＬＳＩ２１１は、少なくとも２系統の統合メモリＡ２１０，Ｂ２１２を接続可能な統合メモリインタフェースを備えるメモリアクセス制御手段であるＭＣＵ２０５を有する。 - 特許庁 - For ODT control in the memory module system, only one pin from a memory controller of memory devices is used to transmit a command signal indicating one activated memory device.
メモリモジュールシステム内のＯＤＴ制御において、メモリ装置のうちメモリ制御器から一つのピンのみが、活性化された一つのメモリ装置を示す命令信号を伝送するために使われる。 - 特許庁 - A memory array 1 has a memory cell having double gate structure, plural word lines to which a control gate of the memory cell is connected, and plural bit lines to which a drain of the memory cell is connected.
メモリアレイ１は、２重ゲート構造を有するメモリセルと、メモリセルのコントロールゲートが接続された複数のワード線と、メモリセルのドレインが接続された複数のビット線とを持つ。 - 特許庁 - The address control circuit (20) replaces a defective memory cell of the plurality of memory cells (11) with one of the redundant memory cells (12) based on defect address information (W2) indicating an address of the defective memory cell.
アドレス制御回路（２０）は、不良メモリセルを表す不良アドレス情報（Ｗ２）に基づいて、複数のメモリセル（１１）のうちの不良メモリセルを冗長メモリセル（１２）に置き換える。 - 特許庁 - This memory has a memory cell array region in which a plurality of twin memory cells having one word gate and first and second non-volatile memory elements controlled by first and second control gates are arranged.
１つのワードゲートと、第１，第２のコントロールゲートにより制御される第１，第２の不揮発性メモリ素子とを有するツインメモリセルを、複数配列してなるメモリセルアレイ領域を有する。 - 特許庁 - Thereafter, the data are copied from the memory board for the maintenance to the maintenance object memory boards, data control is also changed from the memory board for the maintenance to the maintenance object memory boards, and the maintenance is finished.
その後、保守用メモリボードから保守対象メモリボードへとデータを複写し、又、データ制御も、保守用メモリボードから保守対象メモリボードへと変更し、保守を終了する。 - 特許庁 - The signal lines between the memory control element 1 and the memory cell 2a, between the memory cells 2a and 2b and between the memory cells 2b and 2c are connected by point-to-point.
メモリ制御素子１と記憶素子２ａの間、記憶素子２ａと記憶素子２ｂの間および記憶素子２ｂと記憶素子２ｃの間の信号線はポイント・ツー・ポイントで接続される。 - 特許庁 - To provide a control method for a flash memory for detecting data which is rewritten by an illegal means, and also to provide a memory controller, and a flash memory system equipped with the memory controller.
データが不正な手段により書き換られたことを検出できるフラッシュメモリの制御方法、メモリコントローラ及び当該メモリコントローラを備えるフラッシュメモリシステムを提供することを目的とする。 - 特許庁 - A memory allocation execution part 15 secures the memory region α or β in response to the memory allocating operation command based on the memory allocation information, and returns control to the execution part 14.
メモリ割り当て実行部１５は、メモリ割り当て情報に基づいてメモリ割り当て操作命令に対応してメモリ領域αあるいはβを確保し、命令実行部１４に制御を返す。 - 特許庁 - When writing data to the first memory cell of the memory cell array, the control circuits 8 and 9 vary a writing level on the basis of write data which is to be written to a second memory cell adjacent to the first memory cell.
制御回路８，９は、メモリセルアレイの第１メモリセルに書き込むとき、第１メモリセルに隣接する第２メモリセルに書き込む書き込みデータに基づき、書き込みレベルを変える。 - 特許庁 - When the registers are continuously retreated to the stack, a memory control device writes data from a processor core to the cache memory without executing refilling processing from the main memory to the cache memory.
メモリ制御装置はスタックへの連続的なレジスタ待避時に、主メモリからキャッシュメモリへのリフィル処理を行うことなくプロセッサコアからキャッシュメモリへのデータ書込みを実現する。 - 特許庁 - The nonvolatile semiconductor memory includes: a memory cell array 10 having a plurality of memory cells including electrically programmable anti-fuse elements; and a control circuit 20 for controlling the memory cell array.
不揮発性半導体記憶装置は、電気的にプログラム可能なアンチフューズ素子を含む複数のメモリセルを有するメモリセルアレイ１０と、メモリセルアレイを制御する制御回路２０とを備える。 - 特許庁 - The semiconductor memory device includes: a plurality of memory chips; and a memory control chip for specifying a memory chip address in response to an access request from the outside and controlling access to the specified address.
半導体メモリ装置は、複数のメモリチップと、外部からのアクセス要求に応じてメモリチップのアドレスを指定して、指定アドレスに対するアクセスを制御するメモリコントロールチップと、を含む。 - 特許庁 - The control board 1 writes into its memory the data given by the control board 2 and the data given by the control board 3.
制御基板１は、制御基板２から入力したデータ、および、制御基板３から入力したデータをメモリに書き込む。 - 特許庁 - To provide a cache memory control system, and a control method and a control program for the same, allowing improvement of processing performance.
処理性能を向上させることができるキャッシュメモリ制御システム、その制御方法及び制御プログラムを提供すること。 - 特許庁 - The writing control unit 11 and a reading control unit 12 conduct control to access only the master memory 2, during a period when the dump flag is "1".
ダンプフラグが「１」の間は、書込み制御部１１、読出し制御部１２はマスターメモリ２のみにアクセスするよう制御する。 - 特許庁 - RECORDING SYSTEM, ITS CONTROL METHOD, RECORDER, ITS CONTROL METHOD, IMAGE TRANSMITTER, ITS CONTROL METHOD AND COMPUTER READABLE MEMORY
記録システム及びその制御方法、記録装置及びその制御方法、画像送信装置及びその制御方法、コンピュータ可読メモリ - 特許庁 - The frequency change control section outputs the frequency change control signal in response to the control signals and the memory clock signal.
周波数変更制御部は制御信号およびメモリクロック信号に応答して周波数変更制御信号を出力する。 - 特許庁 - To copy nonvolatile memory data on an old control board to a new control board in a control board replacing work.
制御基板交換作業において、旧制御基板上の不揮発性メモリー情報を新制御基板上に複写すること。 - 特許庁 - A control part 111 of a photographing processor 100 performs preceding photographing control and control of recording onto the memory card.
撮影処理プロセッサ１００の制御部１１１は上記先行撮影制御及びメモリカードへの記録制御を行うものである。 - 特許庁 - The transmission reception control section 13 reads required information from the tables in the control memory 15 to conduct rate control in the unit of VPs.
送受信制御部１３はコントロールメモリ１５内のテーブルから必要な情報を読み出してＶＰ単位のレート制御を行う。 - 特許庁 - While the dump flag is "1", the write control part 11 and a read control part 12 perform control so as to allow only the master memory 2 to be accessed.
ダンプフラグが「１」の間は、書込み制御部１１、読出し制御部１２はマスターメモリ２のみにアクセスするよう制御する。 - 特許庁 - To control a plurality of kinds of RAM different in control method by a single memory control controller (LSI).
一つのメモリ制御コントローラ（ＬＳＩ）によって制御方式の異なる複数種のＲＡＭを制御することができるようにする。 - 特許庁 - A RAID controller 2 (memory control device) comprises a plurality of SSD control units 4 (storage medium control units) and a logical drive control part 5 (unit management part).
RAIDコントローラ２（記憶制御装置）は、複数のSSD制御ユニット４（記憶媒体制御ユニット）と、論理ドライブ制御部５（ユニット統括部）と、を備えている。 - 特許庁 - PRINTER, CONTROL METHOD THEREOF AND COMPUTER READABLE MEMORY MEDIUM STORING PRINTER CONTROL PROGRAM
プリンタ装置及び制御方法並びにプリンタ制御プログラムを格納したコンピュータ読取り可能な記憶媒体 - 特許庁 - CLEANING METHOD IN VACUUM DEVICE, CONTROL DEVICE IN THE VACUUM DEVICE, AND MEMORY MEDIUM HAVING CONTROL PROGRAM STORED THEREIN
真空装置のクリーニング方法、真空装置の制御装置および制御プログラムを記憶した記憶媒体 - 特許庁 - An access control processing program group and access control information are stored in a memory 9 of the reader/writer 2.
リーダライタ２のメモリ９にはアクセス制御処理プログラム群、アクセス制御情報が記憶されている。 - 特許庁 - The device main body control section and the memory access control section perform transmission and reception of data by serial data communication.
装置本体制御部とメモリアクセス制御部とはシリアルデータ通信によってデータの送受信を行う。 - 特許庁 - The main memory control part 13 monitors the control signal and data flowing through a bus 4 at all the time.
主記憶制御部１３は、バス４上に流れている制御信号及びデータを常に監視する。 - 特許庁 - DISPLAY DEVICE, DISPLAY SYSTEM, CONTROL SYSTEM, TELEVISION SYSTEM, DISPLAY CONTROL METHOD, INFORMATION PROCESSING METHOD AND MEMORY MEDIUM
表示装置、表示システム、制御システム、テレビシステム、表示制御方法、情報処理方法及び記憶媒体 - 特許庁 - LOT CARRIER CONTROL SYSTEM, ITS METHOD, AND MEMORY MEDIUM STORING CARRIER CONTROL PROGRAM
ロット搬送制御システム及びその搬送制御方法ならびに搬送制御プログラムを格納した記憶媒体 - 特許庁 - The control section controls a first pressure reducing valve circuit on the basis of the control parameter stored in the memory.
制御部はメモリに記憶された制御パラメータに基づいて第１の減圧弁の回路を制御する。 - 特許庁 - A control means performs control instructions with respect to the memory controller, such that the format of the image data is selected.
制御手段は、メモリコントローラに対して、画像データのフォーマットを選択するように制御指示する。 - 特許庁 - A control part 81 executes various control operations while using the storage part 83 as a memory for operation.
制御部８１は記憶部８３を作業用メモリとして利用しつつ種々の制御動作を実行する。 - 特許庁 - This memory card is provided with a transfer control circuit 8, a writing control circuit 9, and a determining circuit 10.
メモリカードには、転送制御回路８、書き込み制御回路９、判定回路１０が設けられている。 - 特許庁 - CACHE MEMORY SYSTEM, CACHE CONTROL METHOD USED THEREFOR AND RECORDING MEDIUM CONTROL PROGRAM THEREFOR RECORDED THEREIN
キャッシュメモリシステム及びそれに用いるキャッシュ制御方法並びにその制御プログラムを記録した記録媒体 - 特許庁 - This memory control device 110 comprises a weight number setting circuit 114 and a weight control circuit 115.
メモリ制御装置１１０はウエイト数設定回路１１４、ウエイト制御回路１１５から構成される。 - 特許庁 - A reading control part 6 and a selector 9 repeat reading control of the two commands from the program memory 2.
読み出し制御部６およびセレクタ９は、プログラムメモリ２から２個の命令を読み出す制御を繰り返す。 - 特許庁 - INFORMATION PROCESSING SYSTEM, ITS CONTROL METHOD, INFORMATION PROCESSOR, ITS CONTROL METHOD AND COMPUTER READABLE MEMORY
情報処理システム及びその制御方法、情報処理装置及びその制御方法、コンピュータ可読メモリ - 特許庁 - IMAGE PROCESSING SYSTEM AND ITS CONTROL METHOD, IMAGE PROCESSOR AND ITS CONTROL METHOD, AND COMPUTER-READABLE MEMORY
画像処理システム及びその制御方法、画像処理装置及びその制御方法、コンピュ—タ可読メモリ - 特許庁 - The memory control section 50 informs a system control section 7 of the result from the data presence discrimination processing section.
メモリ制御部５０は、このデータ有無判定処理部からの結果をシステム制御部７に通知する。 - 特許庁 - The dual port memory uses a simple control logic circuit without the need for additional external control signals.
デュアルポートメモリは、付加的な外部の制御信号を必要とせずに単純な制御論理回路を用いる。 - 特許庁 - PICTURE RETRIEVAL SYSTEM, ITS CONTROL METHOD, PICTURE RETRIEVAL DEVICE, ITS CONTROL METHOD AND COMPUTER READABLE MEMORY
画像検索システム及びその制御方法、画像検索装置及びその制御方法、コンピュータ可読メモリ - 特許庁 - The buffer memory 50 stores an updated control program P2 relating to the initial control program P1.
バッファメモリ５０は、初期制御プログラムＰ１に関連している更新制御プログラムＰ２を格納している。 - 特許庁 - PRINTING CONTROL METHOD, MEMORY MEDIUM STORING PROGRAM THEREOF, PRINTER CONTROL DEVICE AND PRINTER SYSTEM
印刷制御方法とそのプログラムを格納した記憶媒体並びにプリンタ制御装置及びプリンタシステム - 特許庁 - To control a head positioning actuator of a memory device of a disk drive, etc., by a feed-forward control.
ディスクドライブなどの記憶装置のヘッド位置決めアクチュエータをフィードフォーワード制御で制御することである。 - 特許庁 - To provide a memory management device and a memory management method that can control a writing operation by managing a memory in every predetermined storage unit larger than a writing unit.
書込み単位よりも大きい所定の記憶単位毎にメモリを管理し、書込み動作を制御可能なメモリ管理装置およびメモリ管理手法を提供する。 - 特許庁 - As a result of this, the memory control device 100 rejects the bit of the memory 200 to be tested, when the memory does not pass the test at the second determination level.
この結果、メモリ制御装置１００は、第二判定レベルでの試験をパスしなかった場合には、試験対象のメモリ２００のビットをリジェクトする。 - 特許庁 - To provide a memory control device and a memory access method in which power consumption can be reduced in the case of memory access when regularity exists in setting an address.
アドレスの設定に規則性が有る場合に、メモリアクセス時の消費電力の低減を可能とするメモリ制御装置およびメモリアクセス方法を提供する。 - 特許庁 - The nonvolatile semiconductor memory device is equipped with: a memory cell array MA configured by arraying memory cells MC; word lines WL; bit lines BL, and a control circuit 3.
不揮発性半導体記憶装置は、メモリセルＭＣを配列してなるメモリセルアレイＭＡと、ワード線ＷＬと、ビット線ＢＬと、制御回路３とを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
