「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 32 33 34 35 36 37 38 39 40 .... 274 275 次へ＞- To accurately hold storage contents of a memory even when a power supply voltage drops, in a memory control device controlling the memory having a self-refresh function.
セルフリフレッシュ機能を有するメモリを制御するメモリ制御装置において、電源電圧が低下した場合でも、メモリの記憶内容を正確に保持すること。 - 特許庁 - A flash memory (1) has a memory array (3) provided with a plurality of nonvolatile memory cells (2) in which write-in and erasure can be performed electrically, and a control circuit (5).
フラッシュメモリ（１）は、電気的に書込み及び消去が可能にされる複数の不揮発性メモリセル（２）を備えるメモリアレイ（３）と、制御回路（５）とを有する。 - 特許庁 - Having received a reading operation end signal of the memory circuit based on the first timing signal, the memory timing control circuit generates a second timing signal for resetting the memory circuit.
第１タイミング信号によるメモリ回路の読み出し動作終了信号を受けて、メモリ回路のリセットを行う第２タイミング信号を生成する。 - 特許庁 - A control section 13 stores the next memory address of the memory address of the data read out of the cache memory 14 by the previous access in a sequential processing address list.
制御部１３は、順次処理番地リストに、前回のアクセスによりキャッシュメモリ１４から読み出されたデータの記憶番地の次の記憶番地を記憶させる。 - 特許庁 - A clock control section 115 controls so as to supply only the memory which is used by the memory with a clock, or controls a frequency of the clock supplied to the memory.
クロック制御部１１５は、使用するメモリにのみクロックを供給するように制御し、又はメモリに供給するクロックの周波数を制御する。 - 特許庁 - This IC tag with the memory sensor consists of the memory sensor 1, a control part 2, a memory 3, an antenna 4, a sensor reset means 10, a nonvolatile counter 11, and a fuse 12.
記憶型センサ１、制御部２、メモリ３、アンテナ４、センサリセット手段１０、不揮発性カウンタ１１、ヒューズ１２から構成される記憶型センサ付ＩＣタグ。 - 特許庁 - SYSTEM AND METHOD FOR CONTROLLING MEMORY REWRITING OF FLASH MEMORY, PROGRAM FOR PERFORMING EACH PROCESS OF MEMORY REWRITING CONTROL METHOD AND INFORMATION RECORDING MEDIUM
フラッシュメモリのメモリ書き換え制御システム、メモリ書き換え制御方法、メモリ書き換え制御方法の各工程を実行させるプログラムおよび情報記録媒体 - 特許庁 - The cache memory control circuit stores data stored in a main memory 71 into a cache memory by a set associative method.
本発明にかかるキャッシュメモリ制御回路は、セットアソシアティブ方式によって、メインメモリ７１に記憶されるデータをキャッシュメモリに記憶するキャッシュメモリ制御回路である。 - 特許庁 - Each memory cell of the semiconductor memory is connected to a control gate line, and includes a memory transistor for accumulating electrons and a selection transistor connected to a selection gate line.
半導体メモリの各メモリセルは、制御ゲート線に接続され、電子を蓄積するメモリトランジスタと、選択ゲート線に接続された選択トランジスタとを有する。 - 特許庁 - A motion detection apparatus 11 is equipped with a target image memory 3, a reference image memory 4, a reference image memory control section 6 and a motion detection section 8.
動き検出装置１１は、対象画像メモリ３と、参照画像メモリ４と、参照画像メモリ制御部６と、動き検出部８とを備えている。 - 特許庁 - A plurality of memory arrays 10, 20 are provided in the same memory chip 1, and a data system circuit, an address system circuit, and a control system circuit are independently provided in each memory array.
同一メモリチップ１に複数のメモリアレイ１０、２０を持たせ、各メモリアレイにデータ系回路、アドレス系回路及び制御系回路を独立に持たせる。 - 特許庁 - The memory controller controls the data read operation or a data write operation of the memory and includes a CPU, a memory interface unit, and a frequency change control section.
メモリコントローラはメモリのデータ読出し動作またはデータ書込み動作を制御し、ＣＰＵ、メモリインターフェース装置および周波数変更制御部を備える。 - 特許庁 - Also, inside the unit box 22, a control part, a main body memory part, a line connection part and a memory card part having a slot 33 for the memory card 34, etc., are provided.
また、ユニットボックス２２内には、制御部、本体メモリ部、回線接続部、メモリカード３４用のスロット３３を有したメモリカード部等を設けている。 - 特許庁 - To control the write operation to memory cells of a non-volatile memory by a microcomputer with respect to the non-volatile memory and the microcomputer incorporating it.
不揮発性メモリ及びそれを内蔵したマイクロコンピュータに於いて、不揮発性メモリのメモリセルへの書き込み動作をマイクロコンピュータによって制御可能とする。 - 特許庁 - A memory stick interface 66 is controlled by the control section 67 to store the still picture to a memory stick 10 and to read the still picture from the memory stick 10.
メモリースティックインターフェース６６は、制御部６７に制御され、メモリースティック１０に静止画像を記憶させ、メモリースティック１０から静止画像を読み出す。 - 特許庁 - Therefore, the high-speed volatile memory operates as a master for a low-speed non-volatile memory, thereby simplifying memory control of a system.
従って、低速動作の不揮発性メモリに対して、高速動作の揮発性メモリがマスターとして動作するので、システムのメモリコントロールを簡略化することができる。 - 特許庁 - An image processing apparatus includes a memory frame 1000 storing image data, the compression/extension processing section 4000, a buffer memory 3000, and a memory control unit 2000.
画像処理装置は、画像データを格納したフレームメモリ１０００、圧縮伸長処理部４０００、バッファメモリ３０００、メモリ制御部２０００を含む。 - 特許庁 - SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH PROTRUDING CONTROL GATE, AND MEMORY ARRAY MADE THEREBY
部分的に突出するコントロールゲートを持つフローティングゲートメモリーセルの半導体メモリーアレーを形成する自己整列方法及びそれによって作られたメモリーアレー - 特許庁 - To provide a browser-equipped device capable of accessing both of an external memory and an internal memory by a browser and simplifying the control processing of a memory access.
ブラウザによって外部メモリと内部メモリの両方にアクセスを可能とし、メモリアクセスの制御処理を簡単にしたブラウザ搭載装置を提供する。 - 特許庁 - The memory interface is provided with a control circuit for controlling the interface memory by constituting an FIFO memory for each of the various kinds of processors.
メモリ・インタフェースは、種々のプロセッサのおのおののためにＦＩＦＯメモリを構成するようにしてインタフェース・メモリを制御する制御回路も有する。 - 特許庁 - To provide a memory control method, a memory controller and an image processor, capable of reducing a storage capacity of a memory required for storing image data.
画像データの記憶に必要なメモリの記憶容量を低減することができるメモリ制御方法、メモリ制御装置及び画像処理装置を提供する。 - 特許庁 - The memory control units 91 and 93 are configured to make access to the EDID memory 8 to read the control data therefrom, store the read control data into the EDID memory 27 and, when access is made to the EDID memory 27 by a set-top box 1, transfer the control data stored in the EDID memory 27 to the set-top box 1.
メモリ制御ユニット９１，９３は、ＥＤＩＤメモリ８から制御データを読み出すためにＥＤＩＤメモリ８にアクセスし、その読み出された制御データをＥＤＩＤメモリ２７に記憶し、セットトップボックス１によりＥＤＩＤメモリ２７にアクセスがされたとき、ＥＤＩＤメモリ２７に記憶された制御データをセットトップボックス１に伝送する。 - 特許庁 - The destructive read type memory 4 has no rewriting control part, a controller 5 holds data read out of the destructive read type memory 4, and a coherency control part 6 holds the memory coherency of the destructive read type memory 4.
破壊読出し型メモリ４は、再書込み制御部を有せず、制御装置５は、破壊読出し型メモリ４から読み出したデータを保持し、メモリコヒーレンシ制御部６により破壊読出し型メモリ４のメモリコヒーレンシを保持するように動作する。 - 特許庁 - After receiving the access request from the central memory control part 2, the memory bridge devices 3 to 5 execute access corresponding to connected storage devices (SDRAM, ROM1, ROM2, SD memory card), and return a reply to the central memory control part 2.
メモリブリッジ装置３〜５は、中央メモリ制御部２からアクセス要求を受けたら接続された記憶装置（ＳＤＲＡＭ、ＲＯＭ１、ＲＯＭ２、ＳＤメモリカード）に応じたアクセスを実行し、応答を中央メモリ制御部２に返す。 - 特許庁 - MUSICAL TONE CONTROLLER AND MEMORY MEDIUM STORING MEASUREMENT CONTROL PROCESSING PROGRAM
楽音制御装置及び楽音制御処理プログラムを記憶した記憶媒体 - 特許庁 - UNIFIED CONTROL AND MEMORY FOR COMBINED DVD/HDD SYSTEM
統合型ＤＶＤ／ＨＤＤシステムのための統一された制御および記憶 - 特許庁 - A memory write control unit 153 writes, into the area of a memory 23, pixel data acquired from the analog front end IC via a data sampling control unit 11.
メモリ書込制御部１５３は、アナログフロントエンドＩＣからデータサンプリング制御部１１を介して取得した画素データを、メモリ２３内の上記領域に書き込む。 - 特許庁 - STORAGE SYSTEM AND MEMORY CONTROL METHOD ACHIEVING CONSISTENCY BETWEEN POWER SAVING AND PERFORMANCE
省電力とパフォーマンスを両立したストレージシステム及び記憶制御方法 - 特許庁 - Control data Reg indicating this memory length are stored in a register 16.
このメモリ長を指示する制御データＲｅｇがレジスタ１６に格納される。 - 特許庁 - FLEXIBLE CONTROL FOR DATA TRANSFER BETWEEN INPUT/OUTPUT DEVICE AND MEMORY
入力／出力装置とメモリ間のデータ転送の融通性のある制御 - 特許庁 - A memory control circuit 7 makes a part in the image data (pack header) read.
メモリ制御回路７は、該画像データの中の一部（パックヘッダ）を読み出させる。 - 特許庁 - STORAGE DEVICE USING NONVOLATILE MEMORY AS CACHE, AND CONTROL METHOD THEREFOR
不揮発性メモリをキャッシュとして用いる保存装置及びその管理方法 - 特許庁 - A control circuit applies the generated driving voltage to a nonvolatile memory array.
制御回路は、生成された駆動電圧を不揮発性メモリアレイに印加する。 - 特許庁 - METHOD AND MEMORY STRUCTURE USING TUNNEL-JUNCTION DEVICE AS CONTROL ELEMENT
制御素子としてトンネル接合デバイスを使用する方法およびメモリ構造 - 特許庁 - As the device can control information of the memory cell section being not operated for oneself, a user using this device may not control a defective memory cell section.
正常に動作しないメモリセル部の情報を、本装置が自ら管理できるため、本装置を使用するユーザは、不良のメモリセル部を管理しなくてよい。 - 特許庁 - CONTROL DEVICE FOR READING AND WRITING DATA FROM AND TO FLASH MEMORY
フラッシュメモリに対してデータの読み出しおよび書き込みを行う制御装置 - 特許庁 - To provide a memory control circuit capable of efficiently generating a command and constructible on a small circuit scale, a semiconductor integrated circuit, and a memory control method.
コマンドの生成を効率的に行い、且つ、小回路規模で構成可能なメモリ制御回路、半導体集積回路及びメモリ制御方法を提供する。 - 特許庁 - This control device 4 of the air conditioner 1 comprises a microcomputer 5 and a memory 6.
空調機１の制御装置４は、マイコン５とメモリ６とを備えている。 - 特許庁 - The cache memory control system 1 performs control to make prescribed information output from a plurality of processors 11 be stored in respective levels of a cache memory 12.
キャッシュメモリ制御システム１は、複数のプロセッサ１１から出力される所定情報を、キャッシュメモリ１２の各レベルに夫々記憶させる制御を行う。 - 特許庁 - The memory unit 41 receives an image control signal A_21 based on a clock signal CK.
メモリユニット41は、クロック信号CKに基づき、画像コントロール信号A_21を受信する。 - 特許庁 - To provide an output control device for a FIFO memory, capable of performing correct data output control by preventing the mistake of calculating the data quantity of the FIFO memory.
ＦＩＦＯメモリのデータ量の計算間違いを無くし、正しいデータ出力制御ができるＦＩＦＯメモリの出力制御装置を提供する。 - 特許庁 - To provide a memory card control device automatically entering a low power consumption mode only by a memory card control device without being controlled by a host computer.
ホストコンピュータに制御によらずメモリカード制御装置単体で自動的に低消費電力状態にすることができるメモリカード制御装置を提供する。 - 特許庁 - NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND ITS CONTROL METHOD FOR PROHIBITING OF REWRITING
不揮発性半導体記憶装置およびその書き換え禁止制御方法 - 特許庁 - MEMORY CONTROLLER AND METHOD OF ADJUSTING CONTROL SIGNAL OUTPUT TIMING OF THE SAME
メモリ制御装置及びその制御信号出力タイミングの調整方法 - 特許庁 - To provide a nonvolatile semiconductor memory device in which stability of application voltage control of a memory cell is improved and which is excellent in the control property of drain voltage.
不揮発性半導体メモリ装置において、メモリセルの印加電圧制御の安定性を高め、ドレイン電圧の制御性に優れた装置を提供する。 - 特許庁 - A boot flash memory control circuit 303 is arranged in an interface IC302.
インターフェースＩＣ３０２にブートブロックフラッシュメモリ制御回路３０３を設ける。 - 特許庁 - ACCESS CONTROLLER AND USB MEMORY AND ACCESS CONTROL PROGRAM
アクセス制御装置およびこれを有するＵＳＢメモリ、並びにアクセス制御プログラム - 特許庁 - The control circuit is configured to, in write operation, control the write operation in each of the memory strings such that data are sequentially written from the memory cell located closer to the second wiring.
制御回路は、書き込み動作時に、メモリストリング中において、第２配線に近い側に位置するメモリセルから順に書込みを行なうように制御する。 - 特許庁 - REFRESH METHOD FOR FIXED VALUE MEMORY, ITS REFRESH DEVICE, AND DIGITAL CONTROL DEVICE
固定値メモリのリフレッシュ方法，そのリフレッシュ装置及びデジタル制御装置 - 特許庁 - Next, the CPU 6 accesses a load control part 3 and a memory 4, and reads power consumption data of the memory 4, and the load control part 3 changes a load.
次いで、ＣＰＵ６が負荷制御部３およびメモリ４にアクセスして、メモリ４が有する電力消費データを読み出し、負荷制御部３は負荷を変化させる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
